第1章  數(shù)制與代碼
1.1 數(shù)制
1.1.1 十進制
1.1.2 二進制
1.1.3 八進制和16進制
1.1.4 任意進制
1.2 教制之間的相互轉換
1.2.1 其他進制數(shù)轉換為十進制數(shù)
1.2.2 十進制數(shù)轉換為其他進制數(shù)
1.2.3 二進制數(shù)和八進制數(shù)之間的相互轉換
1.2.4 二進制數(shù)和16進制數(shù)之間的相互轉換
1.2.5 八進制數(shù)和16進制數(shù)之間的相互轉換
1.3 二進制數(shù)的正負表示法
1.3.1 二進制數(shù)的補碼
1.3.2 二進制數(shù)的正負表示法
1.3.3 二進制數(shù)的補碼運算
1.4 二進制代碼
1.4.1 二一十進制碼
1.4.2 循環(huán)碼
1.4.3 ASCⅡ碼
習題
第2章  邏輯代數(shù)基礎
2.1 基本邏輯關系
2.1.1 基本邏輯運算
2.1.2 復合邏輯運算
2.2 邏輯代數(shù)的運算法則
2.2.1 邏輯代數(shù)的基本公式
2.2.2 邏輯代數(shù)的常用公式
2.2.3 邏輯代數(shù)的基本定理
2.3 邏輯函數(shù)及其描述方法
2.3.1 邏輯函數(shù)及其描述方法
2.3.2 各種描述方法間的相互轉換
2.3.3 邏輯函數(shù)的兩種標準形式
2.3.4 邏輯函數(shù)式形式的變換
2.4 邏輯函數(shù)的化簡
2.4.1 公式化簡法
2.4.2 卡諾圖化簡法
2.4.3 奎恩-麥克拉斯基化簡法（Q—M法）
2.5 具有無關項的邏輯函數(shù)及其化簡
2.5 1 約束項、任意項和邏輯函數(shù)式中的無關項
2.5.2 無關項在化簡邏輯函數(shù)中的應用
2.6 用Multisim 10進行邏輯函數(shù)的化簡與變換
習題
第3章  集成邏輯門電路
3.1 基本邏輯門電路
3.1.1 二極管的開關特性
3.1.2 二極管與門電路
3.1.3 二極管或門電路
3.1.4 雙極型三極管的開關特性
3.1.5 三極管非門電路
3.2 TTL集成邏輯門電路
3.2.1 TTL非門電路結構與工作原理
3.2.2 集電極開路輸出的TTL與非門電路
3.2.3 三態(tài)輸出門電路
3.2.4 其他功能的TTL門電路
3.2.5 其他類型的TTL門電路
3.2 6 TTL門閑余輸入端的處理
3.3 CMOS集成邏輯門電路
3.3.1 MOS管的開關特性
3.3.2 CMOS非門電路結構和工作原理
3.3.3 其他功能的CMOS門電路
3.3.4 CMOS集成門電路閑余輸入端的處理
3.4 TTL門與CMOS門的接口
3.4.1 TTL門驅動CMOS門
3.4.2 CMOS門驅動TTL門
習題
第4章  組合邏輯電路
4.1 組合邏輯電路的分析和設計
4.1.1 組合邏輯電路的分析方法
4.1.2 組合邏輯電路的設計方法
4.2 加法囂
4.2.1 半加器
4.2.2 全加器
4.2.3 集成加法器及其應用
4.3 編碼器
4.3.1 普通編碼器
4.3.2 優(yōu)先編碼器
4.4 譯碼囂
4.4.1 二進制譯碼器
4.4.2 二一十進制譯碼器
4.4.3 數(shù)碼顯示譯碼器
4.4.4 譯碼器的應用
4.5 數(shù)據(jù)選擇器
4.5.1 四選一數(shù)據(jù)選擇器
4.5.2 集成數(shù)據(jù)選擇器
4.5.3 數(shù)據(jù)選擇器的應用
4.6 數(shù)值比較器
4.6.1 1位數(shù)值比較器
4.6.2 集成數(shù)制比較器
4.7 組合邏輯電路的競爭一冒險
4.7.1 競爭一冒險的成因
4.7.2 競爭一冒險的識別
4.7.3 競爭一冒險的消除
4.8 組合邏輯電路綜合設計舉例
習題
第5章  觸發(fā)器
5.1 基本RS觸發(fā)器
5.1.1 電路結構及工作原理
5.1.2 功能描述
5.2 觸發(fā)器的邏輯功能及其描述方法
5.2.1 SR觸發(fā)器
5.2.2 JK觸發(fā)器
5.2.3 T觸發(fā)器
5.2.4 D觸發(fā)器
5.2.5 T’觸發(fā)器
5.3 觸發(fā)器的觸發(fā)方式及電路結構
5.3.1 電平觸發(fā)的觸發(fā)器
5.3.2 脈沖觸發(fā)的觸發(fā)器
5.3.3 邊沿觸發(fā)的觸發(fā)器
5.4 觸發(fā)器相互轉換
5.5 觸發(fā)器的電路結構與邏輯功能、觸發(fā)方式的關系
5.5.1 電路結構與邏輯功能
5.5.2 電路結構與觸發(fā)方式
5.6 觸發(fā)器的動態(tài)特性
5.6.1 基本觸發(fā)器的動態(tài)特性
5.6 2 電平觸發(fā)sR觸發(fā)器的動態(tài)特性
5.6.3 維持阻塞觸發(fā)器的動態(tài)特性
習題
第6章  時序邏輯電路
6.1 時序邏輯電路概述
6.1.1 時序邏輯電路特點
6 1.2 時序邏輯電路分類
6.1.3 時序電路邏輯功能表示方法
6.2 時序邏輯電路的分析
6 2.1 同步時序邏輯電路分析
6.2.2 異步時序邏輯電路分析
6.3 同步時序邏輯電路的設計
6.3.1 建立原始狀態(tài)表
6.3.2 狀態(tài)表的化簡
6.3.3 狀態(tài)分配
6.3 4 求驅動方程和輸出方程
6.4 計數(shù)器
6.4.1 二進制計數(shù)器
6.4.2 十進制計數(shù)器
6.4.3 中規(guī)模集成計數(shù)器應用
6.5 寄存器
6.5.1 基本寄存器
6.5.2 移位寄存器
6.5.3 移位寄存器型計數(shù)器
6.6 順序脈沖發(fā)生器
6.7 序列信號發(fā)生器
習題
第7章  脈沖的產生與整形
7.1 555定時器
7.1.1 555定時器的電路結構
7.1.2 555定時器的工作原理
7.1.3 555定時器的功能表
7.2 多諧振蕩器
7.2.1 用555定時器構成的多諧振蕩器
7.2.2 占空比可調的多諧振蕩器
7.2.3 多諧振蕩器的應用
7.3 施密特觸發(fā)器
7 3.1 用555定時器構成的施密特觸發(fā)器
7.3.2 集成施密特觸發(fā)器
7.3.3 施密特觸發(fā)器的應用
7.4 單穩(wěn)態(tài)觸發(fā)器
7.4.1 用555定時器構成的單穩(wěn)態(tài)觸發(fā)器
7.4.2 單穩(wěn)態(tài)觸發(fā)器的應用
習題
第8章  數(shù)模和模數(shù)轉換器
8.1 D／A轉換器
8.1.1 D／A轉換器的基本原理
8.1.2 權電阻網絡D／A轉換器
8.1.3 倒T形電阻網絡D／A轉換器
8.1.4 D／A轉換器的輸出方式
8.1.5 D／A轉換器的主要性能指標
8 1.6集成D／A轉換器及其應用
8.2 AID轉換器
8.2.1 A／D轉換器基本原理
8.2.2 直接A／D轉換器
8.2.3 間接A／D轉換器
8.2.4 A／D轉換器的主要性能指標
8.2.5 集成A／D轉換器及其應用
習題
第9章  半導體存儲器與可編程邏輯器件
9.1 只讀存儲器
9.1.1 ROM的結構框圖
9.1.2 掩模只讀存儲器
9.1.3 可編程只讀存儲器
9.1.4 可擦除的可編程只讀存儲器
9.1.5 ROM的應用
9.2 隨機存取存儲器
9.2.1 靜態(tài)隨機存儲器
9.2.2 動態(tài)隨機存儲器
9.3 存儲器容量的擴展
9.3.1 位數(shù)的擴展
9.3.2 字數(shù)的擴展
9.4 可編程邏輯器件
9.4.1 可編程邏輯器件的基本特點
9.4.2 可編程邏輯陣列
9.4.3 可編程陣列邏輯
9.4.4 通用陣列邏輯器件
9.4.5 復雜可編程邏輯器件
9.4.6 現(xiàn)場可編程門陣列
9.4.7 PLD的編程及硬件描述語言
參考文獻