阿納托利?貝盧斯、維塔利?薩拉杜哈、西亞爾?史維道三位專家基于俄羅斯和白俄
羅斯航天工業(yè)微電子技術應用和發(fā)展實踐,編著了空間微電子,結合微電子技術和工
藝制程的新發(fā)展,介紹了俄羅斯和白俄羅斯航天工業(yè)在微電子元器件選用、工藝制程、降
耗、抗輻射等方面的實踐與思考,可為國內相關行業(yè)提供參考和借鑒.本書為空間微電
子第二卷,共九章,主要介紹了空間微電子的設計、生產工藝、測試及應用等相關內
容,特別是結合空間應用的環(huán)境對元器件的可靠性要求,就相關的設計和工藝原理結合數
據和案例進行了細致的討論.
以運載火箭、衛(wèi)星等飛行器為代表的航天工程系統(tǒng)是高復雜度的系統(tǒng)，具有高風險性，要求高質量、高可靠性和高安全性。傳統(tǒng)航天質量保證的基本思路是逐級驗證的，需要在微電子或元器件級基本解決空間環(huán)境下的可靠應用問題，特別是空間輻射環(huán)境的影響，并留有足夠的裕度。當前，成本的優(yōu)化、研發(fā)周期的縮短、技術的發(fā)展和系統(tǒng)工程手段的進步，要求我們改變過去線性的思維模式，把微電子等基礎問題與系統(tǒng)在多個維度下一并考慮�；鸺龑＜抑x光選院士曾歸納運載火箭技術涉及70多個主要的技術領域和學科，作為總體研制單位需要關心這些技術或專業(yè)的具體應用，才能更好地解決分系統(tǒng)、單機的技術協(xié)調和可靠性問題，才能更好地把握系統(tǒng)工程規(guī)律，解決產品質量要素的保證以及技術風險的控制問題，實現(xiàn)系統(tǒng)的最優(yōu)。
航天微電子技術是空間飛行器的基本構成和基礎技術，幾乎滲透到了系統(tǒng)的各個方面。隨著航天系統(tǒng)小型化、信息化、集成化和智能化的發(fā)展，航天微電子技術的研究與應用發(fā)揮的作用和影響也日益彰顯，特別是在國產化元器件的應用、微電子元器件的工藝制程和質量控制、大規(guī)模集成電路抗輻射等特殊環(huán)境應用方面。
阿納托利·貝盧斯、維塔利·薩拉杜哈、西亞爾·史維道三位專家基于俄羅斯和白俄羅斯航天工業(yè)微電子技術應用和發(fā)展實踐，編著了《空間微電子》，結合微電子技術和工藝制程的新發(fā)展，介紹了俄羅斯和白俄羅斯航天工業(yè)在微電子元器件選用、工藝制程、降耗、抗輻射等方面的實踐與思考，可為國內相關行業(yè)提供參考和借鑒。本書為《空間微電子》第二卷，共九章，主要介紹了空間微電子的設計、生產工藝、測試及應用等相關內容，特別是結合空間應用的環(huán)境對元器件的可靠性要求，就相關的設計和工藝原理結合數據和案例進行了細致的討論。
第1章主要介紹了選用進口電子元器件設計俄羅斯航天器時應考慮的問題，包括國外對俄羅斯元器件的出口限制、電子元器件的偽造、電子元器件的抗輻射性能等。
第2章主要介紹了亞微米級晶體管和肖特基二極管的工藝制程特點和基本結構。綜述了微電子結構的發(fā)展趨勢以及在其不斷迭代過程中出現(xiàn)的問題，如柵極的隧穿、氧化物中熱載流子的注入、源漏之間的針孔、亞閾值區(qū)的泄漏、溝道中載流子遷移率的降低以及源漏之間導通電阻的增大等。本章主要表述了微電子學的基本內容，綜述了MOS晶體管和肖特基二極管的發(fā)展趨勢、目前存在的問題以及針對上述問題的解決措施。這對從事相關研究的讀者有比較好的借鑒意義。
第3章主要介紹了微電子元器件的功耗最小化方法，分析了CMOS工藝的 LSIC中功耗的主要來源，以及降低CMOS 工藝LSIC功耗等級的方法，給出了低功耗CMOS工藝 LSIC邏輯設計方法，包括確定CMOS微電路的功耗來源、設計低功耗CMOS工藝 VLSIC基礎元器件的選擇、基于元器件庫的CMOS工藝 LSIC邏輯綜合、針對功耗的兩層邏輯電路優(yōu)化、多輸入門組成的多層邏輯電路的優(yōu)化等方面。
第4章介紹了亞微米大規(guī)模集成電路（LSIC：CMOS、雙極、數字、模擬和存儲電路）在輻射作用下的具體特性和性能變化的物理機理，以及其抗輻射能力的主要保障方法，并提出了輻射對硅基微電路性能影響的實驗研究要素、對輻照實驗樣品所采用設備和方法的建議，以及輻射實驗后的測量方法。
第5章重點描述了預測和提高雙極（數字、邏輯和模擬）以及標準CMOS集成電路的輻射容限水平的測試計算和試驗方法。此外，還研究了與提高CMOS和BiCMOS微電路的抗輻照能力相關的主要設計、工藝以及電路配置方法。
第6章主要介紹了在工藝尺寸縮減到亞微米級下，出現(xiàn)的溫度、工藝參數以及漏電流等問題對電路性能的影響，對其產生機理進行分析，并從系統(tǒng)設計、邏輯設計和電路設計方面提出一系列解決方案。
第7章主要介紹了基于SOS和SOI結構的空間應用微電路設計，并在此基礎上，提出了采用SOI工藝的數字微電路和存儲電路有更強的抗電離輻射能力的觀點，提出了提高SOI工藝MOS晶體管暴露于電離輻射的耐受性的設計和相關技術方法。
第8章介紹了片上系統(tǒng)（SOC）和系統(tǒng)級封裝（SIP）兩種封裝形式各自的特點并就各自優(yōu)缺點進行對比。隨著封裝技術、制程節(jié)點及先進工藝的發(fā)展，芯片乃至微系統(tǒng)的封裝技術需要更全面地考慮布線設計、熱設計、可靠性設計等其他因素，因此不同的仿真建模軟件、設計語言在芯片制造上中下游的交互也愈發(fā)頻繁。本章更多地從設計的角度揭示SIP與SOC封裝的發(fā)展，其中穿插了大量經典深刻的案例。
第9章圍繞批量生產過程中剔除帶有潛在缺陷元器件的方法開展討論，主要討論內容包括：對參數敏感度的構想、潛在缺陷對統(tǒng)計數據的影響分析、試驗模型的建立以及部分新出現(xiàn)的可靠性篩選方法。
本書的翻譯工作由李京苑策劃，組織研討解決翻譯過程中出現(xiàn)的問題，并參與了部分章節(jié)的譯稿、校對和審核工作。航天一院質量與體系運營部胡云副部長和十九所楊秋皓副所長組織實施，航天一院十九所盧兆勇、高鯤等和電子元器件可靠性中心熊盛陽、張偉等先期開展了大量基礎工作，由于涉及微電子的設計和工藝，北京微電子技術研究所王勇所長及研究人員給予了大力支持。第1章由張暉、李京苑翻譯，第2章由周軍、李京苑翻譯，第3章由蔣安平翻譯，第4～8章由范隆翻譯，第9章由張偉、李京苑翻譯。全書由李京苑、胡云、范隆、蔣安平審校、統(tǒng)稿。
本書翻譯時力求忠于原著，表達簡練，針對原著中有歧義的部分以譯者注的形式進行了注釋，同時按照中文習慣，對原著中有些省略掉的指代內容，進行了適當補充，對于原著中一些不影響閱讀理解但是描述不夠清晰的內容也進行了適當刪減。中國宇航出版社的編輯們又進一步對譯稿進行了全面細致的審讀和校對，提出了許多寶貴意見，在此表示感謝。由于我們才疏學淺，書中難免存在一些疏漏，懇請讀者批評指正。
緒論1
第1章國產航天器選用進口基礎電子元器件時應考慮的問題7
1.1空間工程用電子設備元器件選型工作的共性問題7
1.2國外針對俄羅斯的元器件出口限制8
1.2.1美國對ECB的出口限制9
1.2.2歐洲和其他國家對ECB的出口限制12
1.2.3國際出口管制組織13
1.3國外工業(yè)ECB在俄羅斯火箭和航天科技中應用的特點14
1.4偽造微電子產品及其甄別方法21
1.4.1偽造電子元器件的分類21
1.4.2甄別偽造產品的有效方法22
1.4.3航天應用微電子產品的電學測試24
1.5俄羅斯航天器在選擇和應用國外處理器方面的特點29
1.5.1國外處理器在俄羅斯航天器中的應用情況29
1.5.2UT 699和GR 712微處理器的版本和鑒定30
1.5.3Leon 3FT系列UT 699和GR 712微處理器的架構和硬件特性31
1.5.4微處理器Leon 3FT編程特點33
1.6航天和軍用抗輻射直流轉換器35
1.6.1總劑量效應(TID)35
1.6.2低劑量率輻照損傷敏感性增強效應(ELDRS)36
1.6.3單粒子效應（SEE）36
1.6.4最壞情況下的參數限制分析36
1.6.5MILPRF38534標準的 K級要求36
1.6.6無光耦混合型DCDC轉換器37
1.7生產空間系統(tǒng)機載設備用電子元器件工作部署的最佳實踐40
1.8面向空間應用的基礎電子元器件的加速可靠性試驗45
1.920092011年間俄羅斯購買微電路的測試結果分析49
參考文獻56
第2章亞微米級晶體管和肖特基二極管的工藝制程特點和基本結構58
2.1關于亞微米級微電子學的術語58
2.2現(xiàn)代微電子技術發(fā)展趨勢與展望59
2.2.1微縮問題62
2.2.2現(xiàn)代亞微米技術：微處理器生產應用實例64
2.3亞微米MOS晶體管的特性69
2.3.1超大規(guī)模集成電路中MOS晶體管結構69
2.3.2改善MOSFET性能的方法72
2.3.3絕緣體上硅結構的MOS晶體管75
2.3.4雙柵、三柵和圓柱形柵晶體管79
2.3.5其他類型的晶體管結構82
2.3.6模擬電路中晶體管特性85
2.4高溫環(huán)境下肖特基二極管構造技術特點86
2.4.1肖特基二極管工作的物理機制86
2.4.2耐高溫肖特基二極管的設計技術特點89
2.4.3確保最小反向電流和最小正向電壓的方法93
2.4.4獲得最小正向電壓和最大反向電壓的方法94
2.5具有增強抗靜電放電能力的肖特基二極管結構的設計技術特點98
參考文獻104
選定書目107
第3章微電子元器件的功耗最小化方法109
3.1微電子元器件功耗參數的主要變化趨勢109
3.2降低CMOS LSIC功耗等級的方法112
3.3CMOS LSIC中功耗的主要來源120
3.4低功耗CMOS LSIC邏輯設計方法124
3.4.1低功耗CMOS電路的基本邏輯綜合124
3.4.2確定CMOS微電路的功耗來源125
3.4.3基于微電路單元開關活動預測的優(yōu)化選項概率評估126
3.4.4設計低功耗CMOS VLSIC時基礎元器件的選擇128
3.4.5基于元器件庫的CMOS LSIC邏輯綜合130
3.4.6針對功耗的兩層邏輯電路優(yōu)化131
3.4.7工藝無關功能電路的基本門選擇132
3.4.8多輸入門組成的多層邏輯電路的優(yōu)化132
3.4.9由兩輸入門組成的多層邏輯電路的優(yōu)化134
3.4.10工藝映射136
3.4.11在邏輯和電路級估計所設計CMOS大規(guī)模集成電路的功耗137
3.4.12使用PSLS設計低功耗CMOS大規(guī)模集成電路的技術139
3.4.13PSLS軟件包架構140
3.4.14軟件包PSLS的功能141
3.5現(xiàn)代接口LSIC的低功耗結構特性143
3.5.1RS485接口收發(fā)器微電路143
3.5.2RS232接口收發(fā)器微電路147
3.5.3低電源電壓IC接口電壓比較器的設計和原理性技術特色160
3.5.4低功耗接口LSIC發(fā)送器單元電路的設計特點165
3.5.5等同于半導體帶隙寬度的溫度無關基準電壓源168
3.5.6溫度無關基準電壓源的設計選項169
3.5.7提高微電路抗熱電子效應能力的電路結構方法171
參考文獻174
第4章輻射對亞微米集成電路影響的特點176
4.1輻射對亞微米CMOS集成電路影響的物理機理176
4.1.1MIC元器件輻照后的性能恢復180
4.1.2輻照條件對MIC元器件輻射容限的影響181
4.2輻照對雙極型模擬集成電路的影響184
4.2.1集成運算放大器的輻射效應185
4.2.2集成電壓比較器的輻射效應186
4.3保證集成電路抗輻射能力的主要方法187
4.4現(xiàn)代先進集成電路的抗輻射能力187
4.5推薦用于硅基微電路輻射效應實驗研究的元器件190
4.5.1CMOS集成電路基本邏輯單元190
4.5.2電可擦除可編程只讀存儲器元器件190
4.5.3CMOS邏輯集成電路191
4.5.4CMOS LSIC存儲器191
4.5.5基于SOI結構的CMOS LSIC SRAM191
4.5.6BiCMOS LSIC192
4.6微電路輻照測試結構及樣品研究的設備與方法192
4.7輻照后測試結構電參數的測量方法195
4.7.1EEPROM參數調節(jié)方法195
4.8穿透性輻射對雙極晶體管結構參數影響的實驗研究結果197
4.9電離輻射對雙極模擬集成電路參數影響的實驗研究200
4.10電離輻射對MOS晶體管參數及集成電路影響的實驗研究206
4.10.1輻射對MOS晶體管參數的影響206
4.10.2輻射對MOS電容器和MOS晶體管參數影響的實驗研究：
亞微米CMOS IC元器件 213
4.10.3輻射對EEPROM MOS單元參數影響的特性215
4.10.4穿透輻射對CMOS邏輯 IC參數影響的實驗研究217
4.10.5電離輻射對CMOS存儲器參數的影響221
4.10.6輻射對MOS/SOI結構及基于該結構的CMOS LSI RAM參數影響的
實驗研究226
4.10.7穿透輻射對BiCMOS邏輯 LSIC參數影響的實驗研究 232
4.11利用模擬方法研究BiCMOS微電路輻射效應的特點238
4.12太空因素對局部輻射效應影響機制的特點245
4.13中國制造抗輻射混合DC/DC轉換器的實驗研究250
參考文獻253
第5章預測及提高雙極和CMOS集成電路輻射容限的方法259
5.1CMOS大規(guī)模集成電路輻射容限的預測方法259
5.1.1MOS元器件輻射容限的計算試驗預測方法259
5.1.2CMOS集成電路基于輻射容限的預測(選擇)方法262
5.2用于評估雙極和BiCMOS元器件輻射容限的計算試驗方法265
5.3預測EEPROM MOS存儲單元輻射容限的計算試驗方法267
5.4提高集成電路抗穿透輻射能力的方法267
5.4.1提高CMOS和BiCMOS微電路輻射容限的結構工藝方法267
5.4.2提高集成電路輻射容限的標準結構和電路配置方法269
5.4.3提高CMOS LSIC抗輻射能力的新結構和電路配置方法276
參考文獻279
第6章超高速微電子元器件及系統(tǒng)的設計問題分析280
6.1亞微米微電路工藝尺寸縮減的問題280
6.2用深亞微米規(guī)則設計硅集成微電路的趨勢和問題281
6.2.1硅亞微米IC設計的尺寸縮減趨勢和問題282
6.2.2亞微米集成電路的功耗問題285
6.2.3在設計階段監(jiān)控整個芯片區(qū)域的功耗分布288
6.3硅MOS晶體管結構中的漏電流和靜態(tài)功耗290
6.3.1亞微米CMOS電路的功耗290
6.3.2亞微米硅MOS晶體管的電流分析292
6.3.3亞微米硅晶體管漏電流的物理原因294
6.3.4MOS晶體管的靜態(tài)功耗值分析297
6.3.5考慮靜態(tài)功耗的亞微米模擬IC的設計特點298
6.3.6考慮靜態(tài)功耗的亞微米模數集成電路設計的特點299
6.4典型結構亞微米MOS晶體管的動態(tài)功耗301
6.4.1有參考延遲值的亞微米數字集成電路302
6.4.2互連信號分布延遲302
6.4.3降低開關功耗的方法302
6.4.4漏電流引起的動態(tài)功耗分析與計算304
6.4.5硅微電路動態(tài)功耗分析306
6.5溫度和工藝參數散布對硅亞微米集成電路特性的影響308
6.5.1漏電流與溫度的關系308
6.5.2工藝參數散布與漏電流的關系313
6.6深亞微米設計原則下模擬集成電路版圖設計的特點318
6.6.1電源電壓降低的影響318
6.6.2工藝尺寸的縮減和互連線上的信號分布延遲319
6.7結論及建議320
參考文獻322
第7章基于SOS和SOI結構的空間應用微電路設計325
7.1基于SOI結構的抗輻射CMOS LSI電路326
7.2電離輻射對硅和二氧化硅的影響332
7.2.1硅在輻射下的輻射效應333
7.2.2Si/SiO2界面區(qū)域的特性334
7.2.3電離輻射對電介質層的影響337
7.2.4絕緣體上硅結構埋層介質內的輻射過程339
7.2.5不同方法得到的SOI結構的輻射特性的比較341
7.3MOS/SOI晶體管在電離輻射條件下的物理現(xiàn)象342
7.3.1電離輻射342
7.3.2總劑量效應346
7.3.3脈沖輻射效應348
7.4基于SOI結構的CMOS LSIC元器件樣品的實驗研究結果350
7.4.1測試樣品的組成350
7.4.2實驗流程351
7.4.3實驗結果353
參考文獻375
第8章片上系統(tǒng)和系統(tǒng)級封裝382
8.1芯片封裝技術發(fā)展的總體趨勢382
8.2芯片封裝的BGA技術385
8.3電路板芯片安裝技術386
8.4多芯片模塊和印制電路板388
8.5空間用微電子元器件封裝技術發(fā)展的主要趨勢391
8.5.1封裝引線間距的下降趨勢391
8.6電路板上SHF電路封裝技術的特性399
8.7空間相關應用的TSV芯片組裝技術404
8.8使用倒裝芯片技術的3D產品封裝的特點408
8.9粘接劑和焊膏在3D組裝過程中的應用特征409
8.10軍用空間微電子元器件的系統(tǒng)級封裝電子單元412
8.11自動設計工具的特點：系統(tǒng)級封裝415
8.11.1射頻模塊設計417
8.12在設計用于SIP的ULSIC時需考慮的深亞微米技術特點417
8.13SIP對衛(wèi)星系統(tǒng)研制概念演變的影響421
8.14用于SIP的已知良好芯片的選擇和應用特點424
8.15帶有集成輻射防護屏的封裝設計427
8.16MEMS技術的SHF應用431
8.16.1射頻MEMS/CMOS元器件的實現(xiàn)特點431
8.16.2射頻MEMS開關436
8.16.3可變電容值的射頻MEMS電容439
8.16.4集成MEMS/CMOS諧振器440
8.16.5MEMS技術在雷達裝置系統(tǒng)集成任務中的應用443
8.17金和鋁在功率微波晶體管組裝技術中的應用特點449
參考文獻454
第9章批量生產中剔除帶有潛在缺陷硅基微電路的方法457
9.1標稱工作模式下集成電路參數控制問題的構想457
9.2雙極集成微電路輸出參數敏感度系數的測定方法458
9.3基于工作范圍邊界分析的潛在缺陷微電路檢測461
9.4基于集成微電路試驗測試結果的可靠性指標數值評估465
9.5潛在缺陷對雙極IC的基礎統(tǒng)計參數值的影響機理研究467
9.6對CMOS微電路加速應力試驗結果的數學處理模型分析468
9.7在大規(guī)模制造中檢測和剔除潛在不可靠電路的主要方法471
9.7.1通過靜電放電確定潛在不可靠元器件的方法471
9.7.2一種微電路元器件老化試驗改進方法472
9.7.3基于臨界電源電壓參數檢驗高可靠集成電路的方法473
9.7.4通過動態(tài)電流損耗剔除潛在不可靠微電路的方法474
9.7.5降低電源電壓的方法476
參考文獻480
關于作者481
書單推薦
