本書共8章，主要內容包括硬件描述語言和VerilogHDL概述，VerilogHDL的基本語法，VerilogHDL程序設計語句和描述方式，組合電路和時序電路的設計舉例，VerilogHDL集成電路測試程序和測試方法，較為復雜的數字電路和系統(tǒng)的設計舉例，數字集成電路中VerilogHDL的EDA工具和使用，以及SystemVerilog常用語法和相關設計驗證方法等。本書可作為電子信息類相關專業(yè)本科生和研究生的教材，也可作為數字集成電路設計工程師的參考書。