本書聚焦CMOS模擬集成電路版圖設計領域，從版圖的基本概念、設計方法和EDA工具入手，循序漸進介紹了CMOS模擬集成電路版圖規(guī)劃、布局、設計到流片的全流程。詳盡介紹了目前主流使用的模擬集成電路版圖設計和驗證工具---CadenceIC6.1.7與SiemensEDACalibreDesignSolutions(Calibre)。介紹了CalibreDRC、LVS規(guī)則的基本語法，同時展示了運算放大器、帶隙基準源、低壓差線性穩(wěn)壓器、�！獢�(shù)轉換器等典型模擬集成電路版圖的設計實例。并結合實例對LVS驗證中的典型案例進行了歸納和總結。最后對集成電路設計使用的工藝設計工具包內容及參數(shù)化單元建立方法進行了討論。