嵌入式微處理器系統(tǒng)無處不在，只要看看你的周圍就能明白這一點(diǎn)。你會(huì)在手機(jī)、數(shù)字時(shí)鐘、GPS、攝像機(jī)和互聯(lián)網(wǎng)路由器以及家用電子娛樂設(shè)備中找到它們。一輛現(xiàn)代汽車通常會(huì)使用50~100個(gè)微處理器。嵌入式系統(tǒng)通常會(huì)在價(jià)格、功耗、內(nèi)存或存儲等資源上受限。一臺通用計(jì)算機(jī)通常要耗費(fèi)數(shù)百瓦的功率，而一個(gè)時(shí)鐘或遙控器只需要耗費(fèi)微瓦級功率，從而能夠靠一節(jié)AAA電池運(yùn)行一年。盡管許多嵌入式系統(tǒng)運(yùn)行時(shí)需要低功耗，但其所實(shí)施的算法，像UMTS手機(jī)中使用的turbo糾錯(cuò)碼，對計(jì)算量的要求卻很高。不管怎樣，今天，嵌入式處理器能夠執(zhí)行復(fù)雜的任務(wù)并運(yùn)行相關(guān)的復(fù)雜算法。一輛汽車中的微處理器估計(jì)會(huì)使用上億行代碼，其中僅GPS和無線電模塊就占了2000萬行。
FPGA是開始探索嵌入式系統(tǒng)設(shè)計(jì)空間的最佳選擇，因?yàn)樗鼈儗儆诩?xì)粒度邏輯可編程的商業(yè)現(xiàn)貨(Commercial Off ?The Shelf，COTS)器件，其一次性工程(Non Recurring Engineering，NRE)成本比目前能買到的基于單元(cell)的系統(tǒng)低得多。最新一代的FPGA電路板和設(shè)備支持在同一塊板卡上使用軟核、參數(shù)化或硬核微處理器來設(shè)計(jì)微處理器系統(tǒng)。這些板卡為許多設(shè)計(jì)提供了很棒的起點(diǎn)，因?yàn)榘蹇ㄉ线�有大量的外圍元件，如音頻編解碼器、視頻HDMI連接器或SD卡。如果你使用的是非FPGA的標(biāo)準(zhǔn)商業(yè)現(xiàn)貨微處理器系統(tǒng)，要把這些組件納入項(xiàng)目中就會(huì)非常耗時(shí)。
在21世紀(jì)進(jìn)入第二個(gè)十年之際，我們發(fā)現(xiàn)，可編程邏輯器件(Programable Logic Device，PLD)市場的兩個(gè)領(lǐng)導(dǎo)者(Altera/Intel和Xilinx)的收入都超過了20億美元。在過去的十年中，F(xiàn)PGA獲得了超過20%的穩(wěn)定增長，比ASIC和PDSP高出10%。這是因?yàn)镕PGA與ASIC有許多共同的特點(diǎn)，如減少了尺寸、重量和功耗；更高的吞吐量；增強(qiáng)了防止未經(jīng)授權(quán)復(fù)制的安全性；更低的器件和庫存成本，更少的電路板測試成本；在有些方面，F(xiàn)PGA更勝過了ASIC，如減少了開發(fā)時(shí)間(快速原型)、具有在線(重新)編程能力和更低的一次性工程成本，從而讓少于1000個(gè)成品的解決方案的設(shè)計(jì)更加經(jīng)濟(jì)。硬件設(shè)計(jì)領(lǐng)域的另一個(gè)趨勢是從圖形設(shè)計(jì)輸入(entry)向硬件描述語言(Hardware Description Language，HDL)進(jìn)行遷移。人們發(fā)現(xiàn)，基于HDL的設(shè)計(jì)輸入中的代碼重用率要比基于圖形的高得多。對HDL設(shè)計(jì)工程師的需求量很大，我們已經(jīng)見到本科生課程在用HDL教授邏輯設(shè)計(jì)。如今，有兩種流行的HDL語言。美國西海岸和亞洲更喜歡使用Verilog，而美國東海岸和歐洲更經(jīng)常使用VHDL。盡管由于VHDL-2008支持定點(diǎn)和浮點(diǎn)數(shù)據(jù)類型，一些使用VHDL進(jìn)行設(shè)計(jì)的例子更容易閱讀一些，但對于使用FPGA進(jìn)行的嵌入式微處理器設(shè)計(jì)，這兩種語言似乎都很適合。其他限制因素可能包括個(gè)人偏好、EDA庫和工具的可用性、可讀性、能力和使用編程語言接口(Programming Language Interface，PLI)的語言擴(kuò)展以及商業(yè)、業(yè)務(wù)和營銷問題等，而以上因素也僅是略舉幾例。如今，工具供應(yīng)商已經(jīng)認(rèn)識到這兩種語言都必須得到支持，而本書也涵蓋了這兩種設(shè)計(jì)語言的例子。我們現(xiàn)在很幸運(yùn)，基準(zhǔn)FPGA工具可以從不同的來源獲得，并且對于教學(xué)用途來說基本上沒有成本。我們在本書中利用了這個(gè)條件。書中包含了Altera/Intel Quartus 15.1 Lite Edition以及Xilinx Vivado 2016.4工具可用的代碼，后者提供了一套完整的設(shè)計(jì)工具，涵蓋從能感知內(nèi)容的編輯器、微處理器配置器、編譯器、模擬器到比特流生成器。本書展示的所有例子都用VHDL和Verilog編寫，也容易移植到其他專有的設(shè)計(jì)輸入系統(tǒng)中。
本書的結(jié)構(gòu)安排如下。第1章首先簡要介紹了當(dāng)今主流的微處理器和基本的微處理器原理，特別是基于FPGA的微處理器。它還包括一個(gè)關(guān)于用IP塊進(jìn)行設(shè)計(jì)的概述和一個(gè)PLL IP核設(shè)計(jì)實(shí)例。第2章討論了用于設(shè)計(jì)當(dāng)前最先進(jìn)的FPGA系統(tǒng)的器件、板卡和工具。還討論了終極RISC(URISC)微處理器的詳細(xì)案例，包括模型討論、編譯步驟、仿真、性能評估、功率估計(jì)以及使用Quartus和Vivado進(jìn)行的布局規(guī)劃。這個(gè)案例研究是后續(xù)章節(jié)中許多其他設(shè)計(jì)實(shí)例的基礎(chǔ)。第3章和第4章涉及微處理器設(shè)計(jì)中使用的VHDL和Verilog語言元素。第5章回顧了ANSI C語言，還討論了調(diào)試方法以及與C 的區(qū)別。第6章介紹了微處理器的軟件工具開發(fā)，詳述了使用GNU Flex的詞法分析和使用GNU Bison的解析器實(shí)現(xiàn)。我們?yōu)镻ICOBLAZE微處理器設(shè)計(jì)了一個(gè)匯編器，為三地址機(jī)器設(shè)計(jì)了一個(gè)基本的和全功能的C語言編譯器，還討論了指令集模擬器和軟件調(diào)試器。在第7章中，逐步開發(fā)了軟核PICOBLAZE，使其增加越來越多的架構(gòu)特性。我們研究了循環(huán)控制和數(shù)據(jù)存儲器的設(shè)計(jì)并用HDL來實(shí)現(xiàn)。第8章全面討論了最流行的基于FPGA的8位微處理器對應(yīng)的完整指令集。第9章和第10章討論了Altera/Intel和Xilinx設(shè)備具有的兩個(gè)最流行的參數(shù)化內(nèi)核，分別稱為Nios II和MICROBLAZE。我們開發(fā)了一種自頂向下和自底向上的系統(tǒng)設(shè)計(jì)方法。我們通過為Nios添加浮點(diǎn)數(shù)協(xié)處理器和為MICROBLAZE 添加HDMI解碼器來演示如何將定制IP添加到微處理器中。我們也構(gòu)建了Tiny RISC版本的處理器，名為TRISC3N和TRISC3MB，它們支持精簡指令集并且可以運(yùn)行通過供應(yīng)商GCC工具生成的基本程序。第11章討論了最流行的32位商業(yè)現(xiàn)貨硬IP處理器核ARM Cortex-A9，它已經(jīng)包含在Altera/Intel和Xilinx的最新設(shè)備中。我們再次展示了自頂向下和自底向上的設(shè)計(jì)，同時(shí)會(huì)開發(fā)一個(gè)Tiny RISC 版本的 TRSC3A，從而展示ARM Cortex-A9為什么在架構(gòu)上更有優(yōu)勢。我們定制了一個(gè)IP以加速FFT地址計(jì)算，并測量其速度提升水平。本書的附錄A采用在線方式提供，其中包含了可以在Quartus和Vivado中使用的全部5個(gè)(小)處理器模型(URISC、TRISC2、TRISC3N、TRISC3MB及TRISC3A)對應(yīng)的Verilog源代碼和xsim仿真。附錄B也采用在線方式提供，其中的縮寫詞列表可供讀者快速參考。還有一些額外的文件、HDL語言參考卡片以及實(shí)用工具將在GitHub[ 譯者注：https://github.com/uwemeyerbaese。]和作者的個(gè)人網(wǎng)站[ 譯者注：https://web1.eng.famu.fsu.edu/~umb/。]上發(fā)布，讀者也可通過掃描本書封底的二維碼下載。
在此要說明的是，本書采用黑白印刷，書中的彩圖以在線方式提供，讀者可通過掃描本書封底的二維碼下載。