第1章緒論

1.1UHF RFID標(biāo)簽芯片研究現(xiàn)狀

1.1.1國外研究現(xiàn)狀

1.1.2國內(nèi)研究現(xiàn)狀

1.1.3設(shè)計(jì)現(xiàn)狀

1.2國內(nèi)外芯片發(fā)展比較及趨勢

1.2.1發(fā)展比較

1.2.2發(fā)展趨勢

第2章UHF RFID標(biāo)簽芯片和讀寫器的標(biāo)準(zhǔn)協(xié)議分析

2.1國際標(biāo)準(zhǔn)協(xié)議與中國國家標(biāo)準(zhǔn)協(xié)議的對比

2.1.1標(biāo)準(zhǔn)協(xié)議概述

2.1.2標(biāo)準(zhǔn)協(xié)議的參數(shù)對比

2.1.3標(biāo)簽存儲

2.1.4國際標(biāo)準(zhǔn)的組成

2.2編碼與調(diào)制

2.2.1工作頻率

2.2.2讀寫器到標(biāo)簽的通信規(guī)范

2.2.3標(biāo)簽到讀寫器的通信規(guī)范

2.2.4標(biāo)簽工作狀態(tài)

2.2.5調(diào)制

2.2.6頻譜

2.3信道分配

2.4系統(tǒng)指標(biāo)與鏈路特性分析

2.4.1鏈路分析

2.4.2讀寫器系統(tǒng)指標(biāo)

2.5標(biāo)簽數(shù)據(jù)結(jié)構(gòu)差異對讀寫器設(shè)計(jì)的影響

2.5.1標(biāo)簽數(shù)據(jù)結(jié)構(gòu)差異

2.5.2微控制器讀寫器解碼的可行性分析

2.6芯片命令集

2.7UHF RFID標(biāo)簽芯片結(jié)構(gòu)特征

2.8UHF RFID無源標(biāo)簽芯片供電原理

2.8.1借助無線功率傳輸供電

2.8.2借助片上儲能電容充放電實(shí)施供電

2.8.3供需平衡

2.9UHF RFID標(biāo)簽芯片組成

第3章CMOS電路的低功耗設(shè)計(jì)方法

3.1功耗優(yōu)化技術(shù)

3.1.1系統(tǒng)結(jié)構(gòu)級功耗優(yōu)化技術(shù)

3.1.2電路級功耗優(yōu)化技術(shù)

3.1.3器件/版圖級功耗優(yōu)化技術(shù)

3.2CMOS電路的功耗產(chǎn)生原因

3.2.1動態(tài)功耗

3.2.2靜態(tài)功耗

3.3CMOS電路低功耗技術(shù)

3.3.1降低動態(tài)功耗

3.3.2降低漏電流功耗

3.4反向散射技術(shù)和低功耗技術(shù)

3.4.1UHF RFID芯片結(jié)構(gòu)

3.4.2連續(xù)反向散射鏈路頻率電路

3.4.3電路測試結(jié)果

第4章標(biāo)簽芯片的射頻前端設(shè)計(jì)

4.1概述

4.1.1標(biāo)簽芯片系統(tǒng)架構(gòu)與工作原理

4.1.2設(shè)計(jì)指標(biāo)

4.2標(biāo)簽芯片射頻前端的模塊電路

4.3倍壓整流電路設(shè)計(jì)

4.3.1倍壓整流電路分析

4.3.24種倍壓整流電路結(jié)構(gòu)比較

4.3.3高效倍壓整流電路仿真分析

4.3.4阻抗匹配分析

4.4穩(wěn)壓基準(zhǔn)源

4.4.1集成電路的亞閾值

4.4.2穩(wěn)壓基準(zhǔn)源技術(shù)指標(biāo)

4.4.3電路設(shè)計(jì)分析

4.5ESD防護(hù)電路設(shè)計(jì)

4.5.1ESD防護(hù)電路原理

4.5.2ESD防護(hù)電路設(shè)計(jì)

4.6調(diào)制電路設(shè)計(jì)

4.6.1調(diào)制電路設(shè)計(jì)原理

4.6.2調(diào)制電路設(shè)計(jì)

4.6.3調(diào)制電路仿真分析

4.7解調(diào)電路設(shè)計(jì)

4.7.1解調(diào)電路設(shè)計(jì)原理

4.7.2解調(diào)電路仿真分析

4.8版圖設(shè)計(jì)案例

4.8.1射頻前端版圖設(shè)計(jì)

4.8.2芯片版圖設(shè)計(jì)

第5章標(biāo)簽芯片數(shù)字基帶電路設(shè)計(jì)

5.1概述

5.1.1設(shè)計(jì)指標(biāo)

5.1.2制造工藝的容忍性

5.2數(shù)字基帶電路的系統(tǒng)架構(gòu)設(shè)計(jì)

5.3解碼器、編碼器和CRC校驗(yàn)?zāi)�塊電路設(shè)計(jì)

5.3.1解碼器電路設(shè)計(jì)

5.3.2編碼器電路設(shè)計(jì)

5.3.3CRC校驗(yàn)?zāi)�塊電路設(shè)計(jì)

5.4輸入輸出預(yù)處理模塊電路設(shè)計(jì)

5.4.1輸入預(yù)處理模塊電路設(shè)計(jì)

5.4.2輸出預(yù)處理模塊電路設(shè)計(jì)

5.5狀態(tài)控制機(jī)電路設(shè)計(jì)

5.5.1協(xié)議指令分析

5.5.2狀態(tài)控制機(jī)內(nèi)部處理電路設(shè)計(jì)

5.6防碰撞電路設(shè)計(jì)

5.6.1時(shí)槽計(jì)數(shù)器電路設(shè)計(jì)

5.6.2偽隨機(jī)數(shù)發(fā)生器電路設(shè)計(jì)

5.7系統(tǒng)時(shí)鐘電路和復(fù)位電路設(shè)計(jì)

5.7.1系統(tǒng)時(shí)鐘電路設(shè)計(jì)

5.7.2復(fù)位電路設(shè)計(jì)

5.8存儲器訪問控制設(shè)計(jì)

5.9低功耗優(yōu)化

5.10整體仿真

5.11版圖設(shè)計(jì)

5.11.1邏輯綜合與時(shí)序分析

5.11.2后端設(shè)計(jì)與物理驗(yàn)證

5.11.3數(shù)字基帶電路功耗分析

5.12測試

5.12.1測試方案

5.12.2測試結(jié)果

第6章UHF RFID讀寫器架構(gòu)和電路設(shè)計(jì)方法

6.1原理和架構(gòu)

6.1.1現(xiàn)狀

6.1.2基本原理

6.1.3基本架構(gòu)

6.2射頻前端方案

6.2.1分立RF器件方案

6.2.2通用RF芯片方案

6.2.3專用RFID芯片方案

6.3基帶電路設(shè)計(jì)方案

6.3.1通用方案

6.3.2一種MCU FPGA的基帶電路設(shè)計(jì)方法

6.3.3集成電路設(shè)計(jì)方案

6.3.4一種采用FPGA技術(shù)和�� ADC技術(shù)的讀寫器芯片
電路設(shè)計(jì)方法

6.4讀寫器系統(tǒng)控制模塊的構(gòu)成方法

6.4.1采用ARM9系列的讀寫器

6.4.2采用8051及STM32F207單片機(jī)

6.4.3數(shù)字信號處理系統(tǒng)電路

6.4.4讀寫器SoC架構(gòu)

6.5模塊間總線接口協(xié)議的選擇AXI

第7章UHF RFID射頻前端結(jié)構(gòu)分析和設(shè)計(jì)發(fā)送部分

7.1發(fā)射機(jī)的基本結(jié)構(gòu)

7.2發(fā)射機(jī)的性能指標(biāo)

7.2.1輸出功率和效率

7.2.2互調(diào)系數(shù)

7.2.3相位噪聲

7.2.4通頻帶寬度

7.2.5頻譜純度

7.3上混頻器設(shè)計(jì)

7.4混頻器概述

7.4.1無源混頻器

7.4.2有源混頻器

7.5混頻器性能參數(shù)

7.5.1變換增益

7.5.2噪聲

7.5.3線性度

7.5.4隔離度

7.6本設(shè)計(jì)中的上混頻器

7.6.1電流注入技術(shù)

7.6.2上混頻器整體結(jié)構(gòu)與分析

7.6.3電路仿真

7.7功率放大器設(shè)計(jì)

7.7.1線性功率放大器

7.7.2非線性功率放大器

7.8功率放大器性能參數(shù)

7.9功率放大器設(shè)計(jì)

7.9.1自偏置共源共柵結(jié)構(gòu)

7.9.2功率放大器整體結(jié)構(gòu)

7.9.3電路仿真

7.10射頻前端發(fā)射芯片電路設(shè)計(jì)

7.10.1射頻發(fā)射前端工作原理

7.10.2芯片結(jié)構(gòu)

7.10.3電路仿真

7.11射頻芯片的版圖設(shè)計(jì)

7.11.1概述

7.11.2器件匹配

7.11.3布局和布線

7.11.4閂鎖效應(yīng)

7.11.5耦合效應(yīng)

7.11.6射頻發(fā)射前端芯片電路的版圖設(shè)計(jì)

第8章UHF RFID射頻前端結(jié)構(gòu)分析和設(shè)計(jì)接收部分

8.1射頻前端接收部分

8.1.1UHF RFID系統(tǒng)信道分析

8.1.2UHF RFID讀寫器接收機(jī)系統(tǒng)指標(biāo)

8.2接收機(jī)的基本結(jié)構(gòu)

8.2.1超外差接收機(jī)結(jié)構(gòu)

8.2.2零中頻接收機(jī)結(jié)構(gòu)

8.3接收機(jī)的性能指標(biāo)

8.3.1輸入匹配

8.3.2增益

8.3.3噪聲系數(shù)

8.3.4線性度

8.3.5靈敏度

8.4模塊技術(shù)指標(biāo)

8.4.1環(huán)形器技術(shù)指標(biāo)

8.4.2下變頻混頻器技術(shù)指標(biāo)

8.4.3中頻直流放大器技術(shù)指標(biāo)

8.4.4中頻低通濾波器技術(shù)指標(biāo)

8.4.5自動增益控制器技術(shù)指標(biāo)

8.4.6模數(shù)轉(zhuǎn)換器技術(shù)指標(biāo)

8.4.7頻率綜合器技術(shù)指標(biāo)

8.5低噪聲放大器的基本理論和結(jié)構(gòu)

8.5.1基本結(jié)構(gòu)

8.5.2性能指標(biāo)

8.6下混頻器的基本理論

8.6.1基本結(jié)構(gòu)

8.6.2性能指標(biāo)

8.7放大器的高線性技術(shù)

8.7.1二階交調(diào)電流注入技術(shù)

8.7.2多柵晶體管技術(shù)

8.7.3后線性化技術(shù)

8.8低噪聲技術(shù)

8.8.1靜態(tài)電流注入技術(shù)

8.8.2動態(tài)電流注入技術(shù)

8.8.3源極電感調(diào)諧技術(shù)

8.9一種增益可控制的寬帶低噪聲放大器的設(shè)計(jì)

8.9.1概述

8.9.2電路的結(jié)構(gòu)與性能分析

8.10一種高線性度低噪聲下混頻器的設(shè)計(jì)

8.10.1概述

8.10.2電路的結(jié)構(gòu)與性能分析

8.10.3電路仿真結(jié)果分析

8.10.4接收機(jī)前端電路設(shè)計(jì)

第9章基帶發(fā)送鏈路關(guān)鍵模塊分析設(shè)計(jì)

9.1CRC

9.1.1CRC軟件設(shè)計(jì)電路

9.1.2CRC硬件設(shè)計(jì)電路

9.2發(fā)送鏈路編碼模塊

9.2.1TPP編碼器實(shí)現(xiàn)

9.2.2PIE編碼器實(shí)現(xiàn)

9.3脈沖整形

9.3.1升余弦滾降濾波器原理

9.3.2升余弦滾降濾波器設(shè)計(jì)

9.3.3濾波器電路實(shí)現(xiàn)

9.4希爾伯特濾波器

9.4.1SSB調(diào)制方式

9.4.2離散希爾伯特變換

9.4.3希爾伯特濾波器的電路設(shè)計(jì)

9.5頻率預(yù)搬移

9.5.1頻率預(yù)搬移的目的

9.5.2SSB基帶預(yù)搬移方案

9.5.3直接數(shù)字頻率合成器

9.5.4SSB頻率預(yù)搬移模塊的實(shí)現(xiàn)

9.5.5DDS電路實(shí)現(xiàn)

第10章基帶接收鏈路的關(guān)鍵模塊分析設(shè)計(jì)

10.1碼元同步和實(shí)現(xiàn)

10.2采樣

10.2.1降采樣波濾器

10.2.2降采樣濾波器組

10.2.3CIC濾波器

10.2.4多級CIC濾波器實(shí)現(xiàn)

10.2.5半帶濾波器

10.2.6半帶濾波器的實(shí)現(xiàn)

10.3FIR低通濾波器

10.4接收功率計(jì)算

10.4.1CORDIC算法介紹

10.4.2CORDIC算法的應(yīng)用

10.4.3接收功率計(jì)算模塊實(shí)現(xiàn)

10.5碼元同步分析和設(shè)計(jì)

10.5.1碼元同步模塊分析

10.5.2碼元同步模塊設(shè)計(jì)

10.5.3碼元同步模塊仿真

10.6解碼器

10.6.1FM0解碼

10.6.2Miller解碼

10.7碰撞判定

10.8接收CRC校驗(yàn)

第11章基帶自干擾信號抑制及LNA方案設(shè)計(jì)

11.1問題的提出

11.2自干擾信號產(chǎn)生機(jī)理和對接收性能的影響

11.2.1自干擾信號的產(chǎn)生

11.2.2自干擾信號對接收電路的影響

11.3基帶自干擾信號抑制技術(shù)設(shè)計(jì)

11.3.1聯(lián)合抑制方案設(shè)計(jì)

11.3.2基于自適應(yīng)濾波器的基帶自干擾信號抑制方案設(shè)計(jì)

11.3.3自適應(yīng)濾波器設(shè)計(jì)

11.4基帶自干擾抑制設(shè)計(jì)

11.4.1基帶自干擾信號模型

11.4.2等效基帶仿真

11.5讀寫器中的LNA方案設(shè)計(jì)

第12章UHF RFID讀寫器芯片中關(guān)鍵功能電路設(shè)計(jì)

12.1DAC基本工作原理

12.2DAC關(guān)鍵性能指標(biāo)分析

12.3DAC典型案例分析

12.3.1電壓型數(shù)模轉(zhuǎn)換器

12.3.2電荷型數(shù)模轉(zhuǎn)換器

12.3.3電流型數(shù)模轉(zhuǎn)換器

12.3.4電流分段型數(shù)模轉(zhuǎn)換器

12.4低壓差線性穩(wěn)壓器的基本結(jié)構(gòu)

12.4.1低壓差線性穩(wěn)壓器基本工作原理

12.4.2低壓差線性穩(wěn)壓器的性能參數(shù)

12.512位DAC建模與誤差分析

12.5.1DAC架構(gòu)選擇

12.5.2DAC分段方式確定

12.5.3DAC理想模型與仿真

12.6DAC誤差建模分析

12.6.1梯度誤差

12.6.2電流源失配誤差

12.6.3輸出阻抗不理想造成的誤差

12.7DAC系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)

12.7.1DAC系統(tǒng)設(shè)計(jì)

12.7.2DAC關(guān)鍵數(shù)字模塊設(shè)計(jì)與仿真

12.7.3DAC關(guān)鍵模擬模塊設(shè)計(jì)與仿真

12.7.4DAC版圖設(shè)計(jì)

12.7.5DAC整體設(shè)計(jì)與仿真

第13章讀寫器軟件系統(tǒng)分析和設(shè)計(jì)

13.1概述

13.2需求分析

13.2.1面向讀寫器的需求分析

13.2.2面向上層軟件的需求分析

13.3上層軟件的構(gòu)造和設(shè)計(jì)

13.3.1標(biāo)簽控件的設(shè)計(jì)

13.3.2互鎖式組合框控件設(shè)計(jì)

13.4上層軟件架構(gòu)和界面設(shè)計(jì)

13.4.1上層軟件架構(gòu)

13.4.2上層軟件界面設(shè)計(jì)

13.5底層軟件的構(gòu)造和設(shè)計(jì)

13.5.1底層軟件開發(fā)平臺

13.5.2C/OS�并蚝蚅inux操作系統(tǒng)

13.6底層軟件方案設(shè)計(jì)與實(shí)現(xiàn)

13.6.1底層軟件流程

13.6.2事件驅(qū)動設(shè)計(jì)

13.7協(xié)議處理模塊分析與設(shè)計(jì)

13.7.1協(xié)議的層次劃分

13.7.2物理層分析與設(shè)計(jì)

13.7.3標(biāo)簽識別層分析與設(shè)計(jì)

13.8主程序和協(xié)議處理程序軟件設(shè)計(jì)

13.9相關(guān)軟件設(shè)計(jì)方法

13.9.1RTL設(shè)計(jì)方法

13.9.2通用分立器件平臺

13.9.3空中接口協(xié)議流程

13.10讀寫器協(xié)議工作流程和軟件結(jié)構(gòu)

第14章防碰撞算法

14.1ISO/IEC 18000��6C協(xié)議防碰撞算法

14.1.1本設(shè)計(jì)提出的FIFA算法

14.1.2仿真結(jié)果分析

14.2GB/T 297682013防碰撞算法

14.2.1BBS算法的識別效率

14.2.2仿真分析

14.2.3BBS算法優(yōu)化

參考文獻(xiàn)