定 價(jià)：69 元
叢書名：高等學(xué)校電子信息類專業(yè)系列教材·新形態(tài)教材
當(dāng)前圖書已被 1 所學(xué)校薦購(gòu)過(guò)！
查看明細(xì)
- 作者：劉雪潔 魏達(dá) 主編 吳靜 周旭 孫庚 副主編
- 出版時(shí)間：2024/12/1
- ISBN：9787302688679
- 出 版 社：清華大學(xué)出版社
- 中圖法分類：TN790.2
- 頁(yè)碼：
- 紙張：膠版紙
- 版次：
- 開(kāi)本：16開(kāi)
本書系統(tǒng)介紹了數(shù)字邏輯的基本理論和數(shù)字電路設(shè)計(jì)的方法，重點(diǎn)闡述了數(shù)字邏輯電路基礎(chǔ)、數(shù)制與編碼、邏輯代數(shù)基礎(chǔ)、邏輯門電路、集成觸發(fā)器、組合邏輯電路和時(shí)序邏輯電路的分析和設(shè)計(jì)等內(nèi)容。
理實(shí)融合內(nèi)容簡(jiǎn)明易懂，圖文并茂，強(qiáng)調(diào)基礎(chǔ)與實(shí)用，注重實(shí)例分析。教學(xué)適配邏輯清晰、語(yǔ)言流暢，重點(diǎn)突出，章節(jié)銜接自然且獨(dú)立，便于按需學(xué)習(xí)。學(xué)練結(jié)合例題、習(xí)題豐富，配套復(fù)習(xí)思考題，幫助鞏固知識(shí)點(diǎn)，適合循序漸進(jìn)教學(xué)。
前言
“數(shù)字邏輯與電路設(shè)計(jì)”是國(guó)內(nèi)高校計(jì)算機(jī)、電子信息、通信、自動(dòng)化類本科生的重要基礎(chǔ)課和必修課，主要研究數(shù)字邏輯和數(shù)字電路設(shè)計(jì)的理論與方法。作為“計(jì)算機(jī)組成原理”和“微型計(jì)算機(jī)及應(yīng)用”等后續(xù)課程的必要基礎(chǔ)，數(shù)字邏輯是計(jì)算機(jī)基礎(chǔ)理論的一個(gè)重要組成部分，同時(shí)數(shù)字電路設(shè)計(jì)對(duì)于研究數(shù)字系統(tǒng)基本構(gòu)成模塊的工作原理具有重要意義。
全書共分10章。第1章主要介紹數(shù)字邏輯基礎(chǔ); 第2章介紹數(shù)制與編碼; 第3章介紹邏輯代數(shù)基礎(chǔ); 第4章重點(diǎn)介紹邏輯門電路; 第5章介紹組合邏輯電路; 第6章介紹集成觸發(fā)器，這是構(gòu)成時(shí)序電路的基礎(chǔ)內(nèi)容; 第7、8章分別介紹同步時(shí)序邏輯電路和異步時(shí)序邏輯電路; 第9、10章分別介紹Logisim軟件和Verilog硬件編程語(yǔ)言，前者以繪圖法使用仿真軟件進(jìn)行電路設(shè)計(jì)，后者將硬件以代碼的方式抽象出來(lái)進(jìn)行仿真，它們是目前比較有代表性的兩種硬件仿真實(shí)現(xiàn)方法。本書通過(guò)諸多精選設(shè)計(jì)案例，系統(tǒng)地介紹數(shù)字邏輯和數(shù)字電路的基本概念、基本理論、基本方法，以及常用數(shù)字邏輯部件的功能和應(yīng)用。
本書緊跟數(shù)字邏輯電路技術(shù)的發(fā)展和人才培養(yǎng)目標(biāo)，理論聯(lián)系實(shí)際、循序漸進(jìn)、便于教學(xué)。全書敘述簡(jiǎn)明，概念清楚; 知識(shí)結(jié)構(gòu)合理，重點(diǎn)突出; 深入淺出，通俗易懂，圖文并茂; 例題、習(xí)題豐富。本書具有以下特點(diǎn)。
(1) 可讀性強(qiáng)，文字?jǐn)⑹銮逦�，全文深入淺出，易讀易懂。
(2) 邏輯概念清晰，圖解清楚，語(yǔ)言流暢。
(3) 本書強(qiáng)調(diào)基礎(chǔ)，著眼于實(shí)用，緊密聯(lián)系教學(xué)實(shí)際，重視實(shí)例，各章給出恰當(dāng)豐富的實(shí)例。
(4) 書中實(shí)例和課后習(xí)題實(shí)用，通過(guò)習(xí)題可以對(duì)各知識(shí)點(diǎn)進(jìn)行強(qiáng)化學(xué)習(xí)，掌握鞏固所學(xué)知識(shí)。
本書各章之間銜接自然，同時(shí)各章又有一定獨(dú)立性，讀者可根據(jù)教材順序?qū)W習(xí)，也可根據(jù)實(shí)際情況挑選需要的內(nèi)容學(xué)習(xí)。
本教材可作為高等學(xué)校計(jì)算機(jī)、電子、通信及自動(dòng)化專業(yè)等相關(guān)專業(yè)的本科生和高職高專學(xué)生學(xué)習(xí)數(shù)字邏輯電路的教材，也可供相關(guān)領(lǐng)域的工程技術(shù)人員和高校師生參考。
本書由劉雪潔、魏達(dá)等編著，第1~3章由周旭編寫; 第4~7章由劉雪潔編寫； 第8~10章由吳靜編寫，魏達(dá)負(fù)責(zé)全書內(nèi)容的規(guī)劃和統(tǒng)稿。
由于時(shí)間倉(cāng)促，加之編者水平有限，書中難免存在不足之處，敬請(qǐng)讀者批評(píng)指正。
編者
2025年1月
劉雪潔，主要研究方向?yàn)闊o(wú)線網(wǎng)絡(luò)技術(shù)、移動(dòng)智能計(jì)算、車聯(lián)網(wǎng)通信、車輛大數(shù)據(jù)挖掘及深度學(xué)習(xí)，主持和參加多項(xiàng)、省部級(jí)科研項(xiàng)目。長(zhǎng)期為本科生主講“數(shù)字邏輯”“計(jì)算機(jī)硬件實(shí)驗(yàn)”等課程。
目錄
第1章數(shù)字邏輯基礎(chǔ)
1．1數(shù)字邏輯系統(tǒng)
1．1．1數(shù)字信號(hào)
1．1．2數(shù)字波形
1．1．3數(shù)字邏輯系統(tǒng)特點(diǎn)
1．2計(jì)算機(jī)系統(tǒng)
1．2．1計(jì)算機(jī)系統(tǒng)組成
1．2．2計(jì)算機(jī)系統(tǒng)抽象層次
1．3數(shù)字邏輯及數(shù)字電路
1．3．1數(shù)字邏輯及應(yīng)用
1．3．2數(shù)字電路及電路設(shè)計(jì)
1．3．3仿真軟件及硬件描述語(yǔ)言
習(xí)題1
第2章數(shù)制與編碼
2．1計(jì)數(shù)體制
2．1．1十進(jìn)制數(shù)
2．1．2二進(jìn)制數(shù)
2．1．3八進(jìn)制數(shù)和十六進(jìn)制數(shù)
2．1．4數(shù)制的轉(zhuǎn)換
2．2帶符號(hào)數(shù)的代碼表示
2．2．1機(jī)器數(shù)與真值
2．2．2原碼
2．2．3反碼
2．2．4補(bǔ)碼
2．2．5機(jī)器數(shù)的加減運(yùn)算
2．2．6十進(jìn)制的補(bǔ)數(shù)
2．3數(shù)的定點(diǎn)表示與浮點(diǎn)表示
2．3．1數(shù)的定點(diǎn)表示法
2．3．2數(shù)的浮點(diǎn)表示法
2．4數(shù)碼與字符的代碼表示
2．4．1十進(jìn)制數(shù)的二進(jìn)制編碼(BCD碼)
2．4．2可靠性編碼
2．4．3字符編碼及字符集
習(xí)題2
第3章邏輯代數(shù)基礎(chǔ)
3．1邏輯代數(shù)的基本概念
3．1．1邏輯變量與邏輯函數(shù)
3．1．2基本邏輯運(yùn)算及基本邏輯門
3．2邏輯代數(shù)的公理、定理及規(guī)則
3．2．1邏輯代數(shù)的公理和基本定理
3．2．2邏輯代數(shù)的基本規(guī)則
3．3邏輯函數(shù)的表示方法
3．3．1邏輯函數(shù)的基本形式
3．3．2邏輯函數(shù)的標(biāo)準(zhǔn)形式
3．3．3邏輯函數(shù)表達(dá)式的轉(zhuǎn)換
3．4邏輯函數(shù)的化簡(jiǎn)
3．4．1公式法化簡(jiǎn)
3．4．2卡諾圖法化簡(jiǎn)
3．4．3具有無(wú)關(guān)項(xiàng)的邏輯函數(shù)及其化簡(jiǎn)
習(xí)題3
第4章邏輯門電路
4．1概述
4．2半導(dǎo)體管的開(kāi)關(guān)特性
4．2．1半導(dǎo)體基礎(chǔ)
4．2．2PN結(jié)及其特性
4．2．3晶體二極管開(kāi)關(guān)特性
4．2．4晶體三極管開(kāi)關(guān)特性
4．2．5MOS管的開(kāi)關(guān)特性
4．3分離元件邏輯門電路
4．3．1與門電路
4．3．2或門電路
4．3．3非門電路
4．3．4與非門電路
4．3．5或非門電路
4．4TTL門電路
4．4．1TTL與非門的電路結(jié)構(gòu)及工作原理
4．4．2TTL與非門的電壓傳輸特性及抗干擾能力
4．4．3TTL與非門的輸入特性和輸出特性
4．4．4TTL與非門的動(dòng)態(tài)特性
4．5其他類型的TTL門電路
4．5．1集電極開(kāi)路門(OC門)
4．5．2三態(tài)門(TS門、三種狀態(tài)輸出門)
4．6CMOS門電路
4．6．1CMOS反相器
4．6．2CMOS與非門
4．6．3CMOS或非門
4．6．4CMOS三態(tài)門
4．6．5CMOS傳輸門及雙向模擬開(kāi)關(guān)
4．7數(shù)字邏輯電路符號(hào)及集成電路的正確使用
4．7．1邏輯電路符號(hào)
4．7．2TTL電路的正確使用
4．7．3CMOS電路的正確使用
習(xí)題4
第5章組合邏輯電路
5．1組合邏輯電路的特點(diǎn)
5．2組合邏輯電路的分析與設(shè)計(jì)
5．2．1分析方法
5．2．2設(shè)計(jì)方法
5．3編碼器
5．3．1二進(jìn)制編碼器
5．3．2二十進(jìn)制編碼器
5．3．3優(yōu)先編碼器
5．4譯碼器
5．4．1二進(jìn)制譯碼器
5．4．2二十進(jìn)制譯碼器
5．4．3顯示譯碼器
5．5數(shù)據(jù)分配器與數(shù)據(jù)選擇器
5．5．1數(shù)據(jù)分配器
5．5．2數(shù)據(jù)選擇器
5．6加法器
5．6．1一位加法器
5．6．2串行進(jìn)位加法器
5．6．3超前進(jìn)位加法器
5．7數(shù)值比較器
5．7．1一位數(shù)值比較器
5．7．2四位數(shù)值比較器
5．8奇偶校驗(yàn)器
5．9利用中規(guī)模集成電路進(jìn)行組合電路設(shè)計(jì)
5．10組合邏輯電路的競(jìng)爭(zhēng)與冒險(xiǎn)
習(xí)題5
第6章集成觸發(fā)器
6．1基本RS觸發(fā)器
6．1．1基本RS觸發(fā)器結(jié)構(gòu)
6．1．2觸發(fā)器的功能描述方法
6．2電平觸發(fā)式觸發(fā)器
6．2．1電平觸發(fā)式RS觸發(fā)器
6．2．2電平觸發(fā)式D觸發(fā)器
6．2．3電平觸發(fā)式JK觸發(fā)器
6．2．4電平觸發(fā)式T觸發(fā)器
6．3主從觸發(fā)式觸發(fā)器
6．3．1主從RS觸發(fā)器
6．3．2主從JK觸發(fā)器
6．4邊沿觸發(fā)式觸發(fā)器
6．4．1利用傳輸延遲的邊沿觸發(fā)器
6．4．2維持阻塞D觸發(fā)器
6．5觸發(fā)器邏輯功能的轉(zhuǎn)換
6．5．1由D觸發(fā)器到其他功能觸發(fā)器的轉(zhuǎn)換
6．5．2由JK觸發(fā)器到其他功能觸發(fā)器的轉(zhuǎn)換
習(xí)題6
第7章同步時(shí)序邏輯電路
7．1時(shí)序邏輯電路的特點(diǎn)和描述方法
7．1．1時(shí)序邏輯電路的特點(diǎn)
7．1．2時(shí)序邏輯電路的表示方法
7．2同步時(shí)序邏輯電路的分析
7．3寄存器
7．3．1數(shù)碼寄存器
7．3．2移位寄存器
7．4計(jì)數(shù)器
7．4．1二進(jìn)制計(jì)數(shù)器
7．4．2十進(jìn)制計(jì)數(shù)器
7．5同步時(shí)序邏輯電路的設(shè)計(jì)
7．5．1設(shè)計(jì)方法與步驟
7．5．2原始狀態(tài)圖和原始狀態(tài)表
7．5．3狀態(tài)化簡(jiǎn)
7．5．4狀態(tài)分配
7．5．5同步時(shí)序邏輯電路設(shè)計(jì)舉例
習(xí)題7
第8章異步時(shí)序邏輯電路
8．1脈沖異步時(shí)序邏輯電路的分析
8．1．1脈沖異步時(shí)序邏輯電路的特點(diǎn)
8．1．2脈沖異步時(shí)序邏輯電路的分析步驟及舉例
8．2脈沖異步時(shí)序邏輯電路的設(shè)計(jì)
8．2．1脈沖異步時(shí)序邏輯電路設(shè)計(jì)的特點(diǎn)
8．2．2脈沖異步時(shí)序邏輯電路的設(shè)計(jì)步驟及舉例
8．3電平異步時(shí)序電路的分析
8．3．1電平異步時(shí)序電路的特點(diǎn)
8．3．2電平異步時(shí)序電路的分析步驟及舉例
8．4電平異步時(shí)序電路的設(shè)計(jì)
8．5異步時(shí)序電路中的競(jìng)爭(zhēng)與冒險(xiǎn)
8．5．1異步時(shí)序電路中的非臨界競(jìng)爭(zhēng)、臨界競(jìng)爭(zhēng)和時(shí)序冒險(xiǎn)
8．5．2異步時(shí)序電路中時(shí)序冒險(xiǎn)的消除
8．5．3電平異步時(shí)序電路的本質(zhì)冒險(xiǎn)
習(xí)題8
第9章電路設(shè)計(jì)的仿真實(shí)現(xiàn)
9．1Logisim基礎(chǔ)
9．2Logisim組件
9．2．1布線
9．2．2邏輯門組件
9．2．3其他組件
9．3Logisim簡(jiǎn)單應(yīng)用
9．3．1Logisim庫(kù)文件
9．3．2電路的仿真實(shí)現(xiàn)
9．4Logisim電路設(shè)計(jì)
9．4．1組合邏輯電路
9．4．2組合邏輯電路設(shè)計(jì)
9．4．3時(shí)序邏輯電路的分析與設(shè)計(jì)
習(xí)題9
第10章Verilog電路設(shè)計(jì)
10．1硬件語(yǔ)言與Verilog
10．1．1Verilog語(yǔ)法基礎(chǔ)
10．1．2邏輯電路的結(jié)構(gòu)化
10．1．3代碼書寫的規(guī)則
10．2Verilog基礎(chǔ)語(yǔ)法
10．2．1信號(hào)的值、數(shù)字和參數(shù)
10．2．2操作符
10．2．3Verilog模塊
10．2．4Verilog的并行語(yǔ)句
10．2．5過(guò)程語(yǔ)句
10．2．6調(diào)試任務(wù)與testbench
10．2．7編譯指令
10．3Verilog設(shè)計(jì)練習(xí)
10．3．1基礎(chǔ)練習(xí)
10．3．2同步時(shí)序邏輯綜合練習(xí)
習(xí)題10
書單推薦
