全書以Protel的新版本AltiumDesigner24為平臺，介紹了電路設(shè)計的方法和技巧，主要包括AltiumDesigner24概述、設(shè)計電路原理圖、層次化原理圖的設(shè)計、原理圖的后續(xù)處理、印制電路板設(shè)計、電路板的后期處理、信號完整性分析、創(chuàng)建元件庫及元件封裝、電路仿真系統(tǒng)、綜合實例等。本書的介紹由淺入深，從易到難

本書共12章。第1章為緒論，介紹集成電路制造技術(shù)的發(fā)展歷程，集成電路制造業(yè)的概況、產(chǎn)業(yè)鏈結(jié)構(gòu)與特點，以及發(fā)展趨勢。第2-10章探討先進制造的工藝與設(shè)備，首先介紹芯片制造的單項工藝、關(guān)鍵材料、系統(tǒng)工藝，以及芯片設(shè)計與工藝的協(xié)同優(yōu)化，隨后介紹光刻機、沉積與刻蝕設(shè)備、化學(xué)機械拋光，以及其他關(guān)鍵工藝設(shè)備與工藝量檢測設(shè)備。第11

本書從數(shù)字集成電路測試與可測性設(shè)計的基本概念出發(fā)，系統(tǒng)介紹了數(shù)字集成電路測試的概念、原理及方法。主要內(nèi)容包括：數(shù)字集成電路測試基礎(chǔ)、測試向量生成、可測性設(shè)計與掃描測試、邊界掃描測試、內(nèi)建自測試、存儲器測試，以及可測性設(shè)計案例及分析。本書將理論與實踐相融合，深入淺出地進行理論講解，并輔以實例解析，幫助讀者從入門級別的理解

本書由資深模擬版圖設(shè)計工程師張海鷹編寫，本書深入淺出地介紹了使用CadenceVirtuoso版圖設(shè)計工具和MentorCalibre版圖驗證工具進行CMOS模擬集成電路的版圖設(shè)計與驗證的全過程。通過結(jié)合CadenceVirtuoso的強大設(shè)計功能和MentorCalibre的精確驗證能力，本書旨在為讀者提供一個全面的

本書分為射頻電路、高速電路和高精度電路三部分。射頻電路部分介紹了納米級CMOS電路設(shè)計面臨的挑戰(zhàn)、遇到的主要問題，以及射頻收發(fā)機設(shè)計(包括混頻器、局部振蕩器、功率放大器等關(guān)鍵模塊)，全數(shù)字射頻信號發(fā)生器設(shè)計，倍頻器、射頻信號濾波器和功率放大器設(shè)計。高速電路部分介紹了串行輸入/輸出鏈路設(shè)計、鎖相環(huán)和延遲鎖相環(huán)的設(shè)計，以及

本書主要介紹模擬集成電路的分析和設(shè)計，每章均配有基于華大九天EmpyreanAether的仿真實例，注重理論基礎(chǔ)和實踐的結(jié)合。全書共13章，前6章從半導(dǎo)體物理和器件物理的基礎(chǔ)開始，逐步講解并分析模擬集成電路中的各種基本模塊；第7章介紹帶隙基準(zhǔn)電路；第8～10章主要討論模擬電路的噪聲、反饋和穩(wěn)定性、運算放大器等內(nèi)容；第1

"《電磁兼容與PCB設(shè)計（第2版·新形態(tài)版）》從電磁兼容的基本原理出發(fā)，結(jié)合PCB設(shè)計中遇到的各種問題，分9章全面系統(tǒng)地闡述了電磁兼容理論與PCB設(shè)計。本書精心挑選了14個電子資源，拓展深化課程內(nèi)容；設(shè)置了9個科技簡介，通俗易懂，涉及相關(guān)科技前沿。本書內(nèi)容簡潔，概念清楚，深入淺出，可作為高等院校電子、電氣、通信和相關(guān)專

本書基于新版AltiumDesigner24軟件平臺，通過具體的實例使讀者在短時間內(nèi)掌握電路設(shè)計的完整流程并能夠熟練使用AltiumDesigner的各種功能。全書按照電路設(shè)計的實際順序逐一進行講解，共分為10章，內(nèi)容包括AltiumDesigner24簡介、元器件庫的創(chuàng)建、繪制電路原理圖、電路原理圖繪制的優(yōu)化方法、P

本書以實際應(yīng)用為出發(fā)點，對集成電路制造的主流工藝技術(shù)進行了逐一介紹，例如應(yīng)變硅技術(shù)、HKMG技術(shù)、SOI技術(shù)和FinFET技術(shù)，然后從工藝整合的角度，通過圖文對照的形式對典型工藝進行介紹，例如隔離技術(shù)的發(fā)展、硬掩膜版工藝技術(shù)、LDD工藝技術(shù)、Salicide工藝技術(shù)、ESDIMP工藝技術(shù)、AL和Cu金屬互連。然后把這些

本書共8章，主要內(nèi)容包括硬件描述語言和VerilogHDL概述，VerilogHDL的基本語法，VerilogHDL程序設(shè)計語句和描述方式，組合電路和時序電路的設(shè)計舉例，VerilogHDL集成電路測試程序和測試方法，較為復(fù)雜的數(shù)字電路和系統(tǒng)的設(shè)計舉例，數(shù)字集成電路中VerilogHDL的EDA工具和使用，以及Syst