Verilog HDL教程——設(shè)計(jì)與驗(yàn)證方法、思維拓展與綜合案例
定 價(jià):44.5 元
叢書名:高等學(xué)校電子信息類專業(yè)系列教材·新形態(tài)教材
當(dāng)前圖書已被 1 所學(xué)校薦購(gòu)過!
查看明細(xì)
- 作者:胡正偉,王健健,王巖,陳智雄
- 出版時(shí)間:2024/12/1
- ISBN:9787302697176
- 出 版 社:清華大學(xué)出版社
- 中圖法分類:TP312.8VH
- 頁(yè)碼:
- 紙張:膠版紙
- 版次:
- 開本:16開
本書的主要目的是為VerilogHDL學(xué)習(xí)者提供一本不僅可以輕松入門,還可以迅速掌握設(shè)計(jì)方法,并能鍛煉善于思考、多角度解決設(shè)計(jì)問題能力的教材。本書主要內(nèi)容包括VerilogHDL基礎(chǔ)知識(shí)、VerilogHDL邏輯設(shè)計(jì)知識(shí)要點(diǎn)、思維拓展案例、仿真與靜態(tài)時(shí)序分析基礎(chǔ)、綜合案例5章。在介紹常用的VerilogHDL語(yǔ)法的基礎(chǔ)上,重點(diǎn)介紹基于VerilogHDL的數(shù)字系統(tǒng)設(shè)計(jì)方法,包括組合邏輯電路和時(shí)序邏輯電路的設(shè)計(jì)要點(diǎn)、一題多解設(shè)計(jì)案例、仿真驗(yàn)證方法以及面向?qū)嶋H工程應(yīng)用領(lǐng)域的綜合案例。本書可以作為高等學(xué)校電子信息、集成電路、通信工程等相關(guān)專業(yè)本科生和研究生的教材,也可以作為FPGA或數(shù)字集成電路設(shè)計(jì)工程師的參考書。
(1)教材內(nèi)容分為語(yǔ)法篇、基礎(chǔ)篇、方法篇、驗(yàn)證篇和高階篇5部分內(nèi)容,明確每個(gè)階段的任務(wù)。(2)語(yǔ)法篇給出基礎(chǔ)語(yǔ)法知識(shí),該階段形成對(duì)HDL語(yǔ)法及基本功能單元的HDL描述有初步的認(rèn)知。(3)基礎(chǔ)篇分別以組合邏輯和時(shí)序邏輯2個(gè)案例,映射語(yǔ)法知識(shí)點(diǎn)的應(yīng)用,重點(diǎn)介紹案例中的所使用的設(shè)計(jì)方法、重點(diǎn)語(yǔ)法等。(4)方法篇重點(diǎn)介紹一題多解案例,詳細(xì)分析每種實(shí)現(xiàn)方案的原理和功能,給出功能實(shí)現(xiàn)流程圖,根據(jù)流程圖寫出HDL代碼,培養(yǎng)正向設(shè)計(jì)代碼的能力。(5)驗(yàn)證篇介紹編寫testbench的方法、可綜合與不可綜合的含義。靜態(tài)時(shí)序分析原理。(6)高階篇結(jié)合專業(yè)培養(yǎng)方案中的相關(guān)課程,將課程中的相關(guān)典型應(yīng)用以高階案例的形式進(jìn)行介紹。
前言
當(dāng)前,Verilog HDL相關(guān)的教材已經(jīng)很多,其中不乏很多經(jīng)典教材。作者之所以仍要編寫這本Verilog HDL教材,主要原因是這本教材的體系架構(gòu)、設(shè)計(jì)案例的選擇、設(shè)計(jì)方法學(xué)的凝練都具有鮮明的特色。
本書不是單純地介紹語(yǔ)法,而是重點(diǎn)介紹靈活運(yùn)用語(yǔ)法實(shí)現(xiàn)數(shù)字系統(tǒng)設(shè)計(jì)與優(yōu)化的方法。本書共5章,分別介紹Verilog HDL基礎(chǔ)知識(shí)、Verilog HDL邏輯設(shè)計(jì)知識(shí)要點(diǎn)、思維拓展案例、仿真與靜態(tài)時(shí)序分析基礎(chǔ)、綜合案例。
第1章介紹Verilog HDL基礎(chǔ)語(yǔ)法知識(shí),通過本章內(nèi)容的學(xué)習(xí),讀者可以形成對(duì)HDL語(yǔ)法及基本功能單元的HDL描述的初步認(rèn)知,為后續(xù)知識(shí)點(diǎn)的學(xué)習(xí)奠定基礎(chǔ)。
第2章介紹Verilog HDL邏輯設(shè)計(jì)知識(shí)要點(diǎn),是對(duì)第1章內(nèi)容的補(bǔ)充和總結(jié),內(nèi)容包括二進(jìn)制數(shù)據(jù)問題、并發(fā)賦值語(yǔ)句的多驅(qū)動(dòng)問題、邏輯綜合、generate結(jié)構(gòu)、組合邏輯設(shè)計(jì)要點(diǎn)和時(shí)序邏輯設(shè)計(jì)要點(diǎn)。組合邏輯電路設(shè)計(jì)給出三角度組合邏輯設(shè)計(jì)方法,時(shí)序邏輯給出時(shí)鐘描述、復(fù)位方式、D觸發(fā)器變形、D觸發(fā)器擴(kuò)展4個(gè)設(shè)計(jì)要點(diǎn)。
第3章給出6個(gè)一題多解案例,詳細(xì)分析每種實(shí)現(xiàn)方案的原理和功能,培養(yǎng)讀者正向設(shè)計(jì)代碼的能力。此外,還可以引導(dǎo)讀者從不同的角度思考問題,激發(fā)學(xué)習(xí)興趣,并能分析對(duì)比不同方法的優(yōu)缺點(diǎn),選擇的設(shè)計(jì)方案。
第4章介紹編寫Testbench的方法和靜態(tài)時(shí)序分析原理。通過本章內(nèi)容的學(xué)習(xí),讀者可以熟練運(yùn)用可綜合元素實(shí)現(xiàn)邏輯設(shè)計(jì),運(yùn)用不可綜合元素實(shí)現(xiàn)邏輯驗(yàn)證和行為建模,掌握靜態(tài)時(shí)序分析的基礎(chǔ)知識(shí),為時(shí)序、面積等設(shè)計(jì)優(yōu)化奠定基礎(chǔ)。
第5章給出7個(gè)綜合案例,包括數(shù)值計(jì)算、信號(hào)生成、數(shù)字混頻、數(shù)字濾波、FFT幅頻特性分析、BPSK調(diào)制解調(diào)、DBPSK調(diào)制解調(diào)。案例注重綜合能力的培養(yǎng),除了熟練運(yùn)用Verilog HDL知識(shí)實(shí)現(xiàn)數(shù)字系統(tǒng)設(shè)計(jì)以外,還鍛煉讀者善于結(jié)合現(xiàn)成可用的IP核以及第三方軟件的能力,在實(shí)現(xiàn)比較復(fù)雜的系統(tǒng)功能的同時(shí)提高設(shè)計(jì)效率。通過本章案例的學(xué)習(xí),可以為實(shí)現(xiàn)更加復(fù)雜的工程案例奠定堅(jiān)實(shí)的基礎(chǔ)。
作者在該領(lǐng)域已經(jīng)有20多年的學(xué)習(xí)、工程實(shí)踐經(jīng)驗(yàn)以及10多年的一線教學(xué)工作積累,本書的內(nèi)容是作者針對(duì)HDL學(xué)習(xí)和教學(xué)的一些經(jīng)驗(yàn)之談,希望能對(duì)從事相關(guān)領(lǐng)域的人員有所幫助。
本書的出版得到了國(guó)家自然科學(xué)項(xiàng)目(編號(hào): 52177083)、河北省研究生示范課程項(xiàng)目(編號(hào): KCJSX2024116)、華北電力大學(xué)“雙一流”研究生教材項(xiàng)目、華北電力大學(xué)“雙一流”研究生學(xué)科核心課程“現(xiàn)代電子系統(tǒng)設(shè)計(jì)與測(cè)試”項(xiàng)目、華北電力大學(xué)本科專業(yè)核心課程“數(shù)字系統(tǒng)設(shè)計(jì)與EDA技術(shù)”項(xiàng)目的支持。
鑒于作者水平有限,歡迎學(xué)者、讀者批評(píng)指正。
作者2025年5月
胡正偉,博士、講師,主要從事FPGA教學(xué)和研發(fā)等工作。具有多年的FPGA開發(fā)經(jīng)驗(yàn),完成多個(gè)FPGA工程項(xiàng)目的開發(fā)設(shè)計(jì),曾與華為技術(shù)有限公司合作開發(fā)基于FPGA的電力線測(cè)距系統(tǒng)。主編中國(guó)電力出版社“十三五”本科規(guī)劃教材《電子設(shè)計(jì)自動(dòng)化》。
目錄
第1章Verilog HDL基礎(chǔ)語(yǔ)法知識(shí)1
1.1Verilog HDL的基本結(jié)構(gòu)1
1.2Verilog HDL語(yǔ)言要素4
1.3Verilog HDL描述語(yǔ)句13
1.4Verilog HDL描述方式26
1.5組合邏輯電路設(shè)計(jì)27
1.6時(shí)序邏輯電路設(shè)計(jì)35
習(xí)題46
第2章Verilog HDL邏輯設(shè)計(jì)知識(shí)要點(diǎn)48
2.1二進(jìn)制數(shù)據(jù)問題48
2.2并發(fā)描述語(yǔ)句的多驅(qū)動(dòng)問題52
2.3邏輯綜合53
2.4generate結(jié)構(gòu)54
2.5組合邏輯電路設(shè)計(jì)要點(diǎn)58
2.5.1描述方式角度59
2.5.2描述方法角度62
2.5.3賦值方式角度63
2.6時(shí)序邏輯電路設(shè)計(jì)要點(diǎn)65
習(xí)題76
第3章設(shè)計(jì)思維拓展案例77
3.11位全加器77
3.2奇偶校驗(yàn)81
3.3冗余符號(hào)位檢測(cè)86
3.48421BCD編碼計(jì)數(shù)器93
3.5移位寄存器101
3.6移位相加乘法器105
習(xí)題108第4章仿真與靜態(tài)時(shí)序分析基礎(chǔ)109
4.1動(dòng)態(tài)仿真110
4.1.1Testbench基礎(chǔ)110
4.1.2測(cè)試激勵(lì)生成方法113
4.1.3響應(yīng)結(jié)果收集119
4.2靜態(tài)時(shí)序分析124
4.2.1靜態(tài)時(shí)序分析簡(jiǎn)介124
4.2.2靜態(tài)時(shí)序分析的專業(yè)術(shù)語(yǔ)125
4.2.3靜態(tài)時(shí)序分析原理125
習(xí)題130
第5章綜合案例131
5.1數(shù)值計(jì)算 131
5.2正弦波信號(hào)產(chǎn)生140
5.3數(shù)字混頻146
5.4數(shù)字濾波149
5.5FFT幅頻特性分析165
5.6BPSK調(diào)制解調(diào)172
5.7DBPSK調(diào)制解調(diào)183
習(xí)題199
參考文獻(xiàn)200