目　　錄
譯者序
原書(shū)前言
本書(shū)使用的縮略語(yǔ)一覽表
第1章　概述1
1.1　SystemVerilog的歷史1
1.2　SystemVerilog概述2
1.2.1　作為語(yǔ)言的SystemVerilog 2
1.2.2　作為設(shè)計(jì)語(yǔ)言的SystemVerilog 3
1.2.3　作為驗(yàn)證語(yǔ)言的SystemVerilog 3
1.3　本書(shū)的語(yǔ)法描述4
1.4　SystemVerilog的語(yǔ)法規(guī)則5
1.5　編譯和細(xì)化6
1.6　聲明和定義6
1.7　本書(shū)的對(duì)象和目的7
1.8　本書(shū)的結(jié)構(gòu)8
1.9　關(guān)于示例9
1.10　本書(shū)的標(biāo)記法9
第2章　用于設(shè)計(jì)和驗(yàn)證的構(gòu)建塊12
2.1　設(shè)計(jì)要素12
2.2　模塊12
2.3　程序14
2.4　接口15
2.5　檢查器16
2.6　包17
2.7　門(mén)級(jí)和開(kāi)關(guān)級(jí)建模18
2.8　基本元件19
2.9　配置20
2.10　編譯單元20
2.11　`timescale編譯器指令21
2.12　垃圾回收22
2.12.1　automatic變量23
2.12.2　static變量23
第3章　數(shù)據(jù)類(lèi)型24
3.1　數(shù)據(jù)類(lèi)型和數(shù)據(jù)對(duì)象24
3.2　logic類(lèi)型25
3.3　線網(wǎng)（net）類(lèi)型26
3.4　變量28
3.5　線網(wǎng)和變量30
3.6　4-state 類(lèi)型31
3.7　2-state類(lèi)型32
3.8　integral類(lèi)型33
3.9　real、shortreal和realtime類(lèi)型34
3.10　void 類(lèi)型34
3.11　chandle 類(lèi)型35
3.12　string類(lèi)型35
3.13　event類(lèi)型37
3.14　typedef語(yǔ)句39
3.15　enum類(lèi)型40
3.16　常量43
3.17　const常量47
3.18　cast操作符47
3.19　$cast動(dòng)態(tài)類(lèi)型轉(zhuǎn)換48
3.20　便利的初始值設(shè)置49
3.20.1　位值擴(kuò)展49
3.20.2　通過(guò)位號(hào)的設(shè)定51
3.21　引用指針51
第4章　由多個(gè)元素組成的數(shù)據(jù)類(lèi)型53
4.1　結(jié)構(gòu)體53
4.1.1　緊湊結(jié)構(gòu)體55
4.1.2　結(jié)構(gòu)體的賦值56
4.2　共用體57
4.2.1　緊湊共用體58
4.2.2　標(biāo)記共用體59
4.3　緊湊數(shù)組和非緊湊數(shù)組60
4.3.1　緊湊數(shù)組61
4.3.2　非緊湊數(shù)組61
4.3.3　數(shù)組的引用62
4.3.4　緊湊數(shù)組的引用64
4.4　動(dòng)態(tài)數(shù)組64
4.4.1　適用于動(dòng)態(tài)數(shù)組的方法65
4.4.2　數(shù)組的復(fù)制67
4.5　關(guān)聯(lián)數(shù)組69
4.5.1　關(guān)聯(lián)數(shù)組概述69
4.5.2　關(guān)聯(lián)數(shù)組數(shù)據(jù)元素的添加及更新70
4.5.3　適用于關(guān)聯(lián)數(shù)組的方法71
4.5.4　關(guān)聯(lián)數(shù)組實(shí)量71
4.6　隊(duì)列73
4.6.1　隊(duì)列概述73
4.6.2　隊(duì)列的操作74
4.6.3　適用于隊(duì)列的方法75
4.7　數(shù)組信息獲取函數(shù)76
4.8　數(shù)組操作方法77
4.8.1　數(shù)組搜索方法77
4.8.2　數(shù)組數(shù)據(jù)元素的排序方法79
4.8.3　數(shù)組計(jì)算方法81
4.9　數(shù)組掃描方法82
第5章　類(lèi)84
5.1　類(lèi)的概述84
5.2　類(lèi)的語(yǔ)法85
5.3　類(lèi)對(duì)象（類(lèi)實(shí)例）88
5.4　類(lèi)屬性和方法的訪問(wèn)88
5.5　構(gòu)造函數(shù)89
5.6　指定類(lèi)型的構(gòu)造函數(shù)調(diào)用90
5.7　static類(lèi)屬性90
5.8　static類(lèi)方法92
5.9　this句柄93
5.10　句柄數(shù)組93
5.11　類(lèi)的復(fù)制95
5.12　類(lèi)繼承和子類(lèi)97
5.13　$cast101
5.14　const類(lèi)屬性102
5.15　virtual方法103
5.16　抽象類(lèi)和pure virtual方法105
5.17　類(lèi)作用域運(yùn)算符107
5.18　類(lèi)成員的訪問(wèn)控制109
5.19　如何在類(lèi)外編寫(xiě)方法110
5.20　通過(guò)參數(shù)進(jìn)行的通用類(lèi)定義111
5.20.1　概述111
5.20.2　通過(guò)參數(shù)進(jìn)行的通用類(lèi)實(shí)現(xiàn)111
5.20.3　使用參數(shù)實(shí)現(xiàn)通用類(lèi)的步驟113
5.21　類(lèi)的前向聲明115
5.22　將類(lèi)應(yīng)用于測(cè)試平臺(tái)115
5.23　接口類(lèi)117
5.23.1　概述117
5.23.2　功能118
第6章　進(jìn)程121
6.1　仿真過(guò)程121
6.1.1　initial過(guò)程122
6.1.2　always過(guò)程123
6.1.3　final過(guò)程128
6.2　語(yǔ)句塊129
6.2.1　begin-end語(yǔ)句塊129
6.2.2　fork-join語(yǔ)句塊129
6.2.3　語(yǔ)句塊命名134
6.2.4　fork語(yǔ)句塊的有效利用135
6.3　基于定時(shí)的執(zhí)行控制136
6.3.1　基于定時(shí)的執(zhí)行控制概述136
6.3.2　延時(shí)控制137
6.3.3　邊緣敏感事件控制137
6.3.4　賦值定時(shí)控制139
6.3.5　事件等待控制141
6.3.6　事件控制和解除141
6.4　進(jìn)程控制143
6.4.1　wait語(yǔ)句143
6.4.2　wait fork語(yǔ)句143
6.4.3　disable fork語(yǔ)句144
6.4.4　wait_order語(yǔ)句145
6.5　進(jìn)程和RNG147
6.6　特定的用戶進(jìn)程控制148
第7章　賦值語(yǔ)句152
7.1　連續(xù)賦值語(yǔ)句153
7.2　行為賦值語(yǔ)句154
7.2.1　阻塞賦值語(yǔ)句155
7.2.2　非阻塞賦值語(yǔ)句156
7.3　模式賦值158
第8章　運(yùn)算符和表達(dá)式160
8.1　運(yùn)算符160
8.1.1　賦值運(yùn)算符162
8.1.2　自增和自減運(yùn)算符162
8.1.3　算術(shù)運(yùn)算符163
8.1.4　比較運(yùn)算符164
8.1.5　通配符比較運(yùn)算符166
8.1.6　邏輯運(yùn)算符167
8.1.7　位運(yùn)算符168
8.1.8　單變量邏輯運(yùn)算符168
8.1.9　移位運(yùn)算符169
8.1.10　條件運(yùn)算符170
8.1.11　拼接運(yùn)算符171
8.1.12　inside運(yùn)算符172
8.1.13　比特流運(yùn)算符173
8.2　操作數(shù)177
8.2.1　部分選擇177
8.2.2　非緊湊數(shù)組178
8.3　帶標(biāo)記成員的操作178
第9章　執(zhí)行語(yǔ)句180
9.1　if語(yǔ)句180
9.1.1　所有條件的列舉180
9.1.2　unique-if語(yǔ)句和unique0-if語(yǔ)句181
9.1.3　priority-if語(yǔ)句182
9.2　case語(yǔ)句182
9.2.1　unique-case語(yǔ)句和unique0-case語(yǔ)句184
9.2.2　priority-case語(yǔ)句185
9.2.3　casez和casex185
9.3　inside運(yùn)算符與if語(yǔ)句及case語(yǔ)句186
9.3.1　if語(yǔ)句和inside運(yùn)算符186
9.3.2　case語(yǔ)句和inside運(yùn)算符187
9.4　循環(huán)語(yǔ)句188
9.4.1　for語(yǔ)句189
9.4.2　repeat語(yǔ)句190
9.4.3　foreach語(yǔ)句191
9.4.4　while語(yǔ)句194
9.4.5　do-while語(yǔ)句194
9.4.6　forever語(yǔ)句195
9.5　return語(yǔ)句195
9.6　break語(yǔ)句196
9.7　continue語(yǔ)句197
第10章　任務(wù)和函數(shù)199
10.1　任務(wù)199
10.1.1　端口信號(hào)列表199
10.1.2　任務(wù)內(nèi)的描述200
10.2　函數(shù)200
10.2.1　函數(shù)的限制201
10.2.2　端口信號(hào)列表201
10.2.3　函數(shù)內(nèi)的描述202
10.3　參數(shù)默認(rèn)值的設(shè)置方法202
10.4　具有返回值函數(shù)的調(diào)用204
10.5　遞歸調(diào)用204
10.6　類(lèi)方法和遞歸調(diào)用205
10.7　方法內(nèi)的變量初始化206
10.8　作為參數(shù)的數(shù)組208
10.9　導(dǎo)入和導(dǎo)出209
第11章　時(shí)鐘塊212
11.1　最簡(jiǎn)單的時(shí)鐘塊212
11.2　時(shí)鐘塊的偏移213
11.3　時(shí)鐘事件和Observed區(qū)域215
11.4　周期延時(shí)217
第12章　進(jìn)程同步和通信220
12.1　旗語(yǔ)220
12.2　信箱223
12.3　參數(shù)化信箱227
12.4　命名事件227
12.4.1　概述227
12.4.2　triggered方法230
12.4.3　作為參數(shù)的事件對(duì)象232
12.4.4　事件資源的釋放233
12.4.5　比較事件233
12.4.6　事件的別名233
第13章　檢查器235
13.1　概述235
13.2　檢查器的實(shí)例化236
13.3　檢查器中的隨機(jī)變量238
13.4　DUT輸出采樣239
第14章　程序242
14.1　語(yǔ)法242
14.2　程序的特點(diǎn)243
14.3　程序控制245
14.4　仿真結(jié)束246
第15章　接口248
15.1　語(yǔ)法248
15.2　接口功能概述249
15.3　基于通用接口的連接251
15.4　modport251
15.5　參數(shù)化接口252
15.6　虛接口253
第16章　包258
16.1　語(yǔ)法258
16.2　包的定義259
16.3　包的使用260
16.4　std包263
第17章　模塊267
17.1　概述267
17.2　模塊的定義268
17.3　端口信號(hào)列表271
17.3.1　Verilog風(fēng)格和SystemVerilog風(fēng)格271
17.3.2　關(guān)于端口信號(hào)方向的規(guī)則272
17.4　參數(shù)化模塊273
17.5　top模塊275
17.6　模塊實(shí)例275
17.7　使用接口的模塊描述275
17.8　未定義模塊的聲明277
17.9　層次結(jié)構(gòu)名稱(chēng)279
第18章　系統(tǒng)任務(wù)和系統(tǒng)函數(shù)281
18.1　$display和$write任務(wù)281
18.2　$sformat任務(wù)和$sformatf函數(shù)283
18.3　$monitor284
18.4　仿真時(shí)間獲取函數(shù)285
18.5　$printtimescale286
18.6　數(shù)值轉(zhuǎn)換287
18.7　信息獲取函數(shù)287
18.8　vector系統(tǒng)函數(shù)290
18.9　用于序列采樣值獲取的系統(tǒng)函數(shù)291
18.10　錯(cuò)誤處理系統(tǒng)任務(wù)293
18.11　隨機(jī)化系統(tǒng)函數(shù)294
18.12　仿真控制295
18.13　其他系統(tǒng)任務(wù)和函數(shù)295
18.14　命令行參數(shù)296
18.15　VCD文件298
18.15.1　VCD文件的指定298
18.15.2　VCD文件的記錄298
18.15.3　VCD文件記錄的暫停和恢復(fù)299
18.15.4　VCD文件創(chuàng)建示例299
第19章　基于約束的隨機(jī)激勵(lì)生成302
19.1　概述302
19.2　隨機(jī)變量304
19.2.1　隨機(jī)變量概述304
19.2.2　關(guān)鍵字rand305
19.2.3　關(guān)鍵字randc305
19.2.4　隨機(jī)變量定義示例305
19.3　隨機(jī)數(shù)生成函數(shù)306
19.4　約束條件308
19.4.1　關(guān)鍵字inside308
19.4.2　關(guān)鍵字dist311
19.4.3　關(guān)鍵字unique313
19.4.4　關(guān)鍵字implication314
19.4.5　運(yùn)用foreach語(yǔ)句進(jìn)行的約束315
19.4.6　隨機(jī)變量生成順序的約束317
19.5　測(cè)試過(guò)程中的約束定義318
19.6　隨機(jī)變量的啟用和禁用319
19.7　約束的啟用和禁用321
19.8　使用randomize()方法進(jìn)行的隨機(jī)變量控制322
19.9　否定形式的約束條件描述324
19.10　結(jié)構(gòu)體的隨機(jī)化325
19.11　隊(duì)列的隨機(jī)化327
19.12　以約束對(duì)數(shù)據(jù)進(jìn)行的檢查328
19.13　測(cè)試用例約束的單獨(dú)指定330
19.14　在類(lèi)外部進(jìn)行的約束定義332
19.15　std::randomize()函數(shù)333
19.16　系統(tǒng)函數(shù)334
第20章　SystemVerilog的驗(yàn)證功能336
20.1　功能覆蓋率336
20.1.1　概述336
20.1.2　功能覆蓋率計(jì)算337
20.1.3　功能覆蓋率計(jì)算示例338
20.2　斷言343
20.2.1　概述343
20.2.2　斷言的類(lèi)型344
20.2.3　斷言表達(dá)式345
20.2.4　斷言描述示例346
第21章　硬件建模和驗(yàn)證350
21.1　組合邏輯電路351
21.1.1　組合邏輯電路的描述規(guī)則351
21.1.2　驗(yàn)證組合邏輯電路的時(shí)機(jī)352
21.1.3　譯碼器353
21.1.4　編碼器355
21.1.5　 ALU357
21.1.6　比較器359
21.1.7　將格雷碼轉(zhuǎn)換為二進(jìn)制碼的電路360
21.1.8　筒式移位器（循環(huán)移位器）362
21.1.9　帶符號(hào)整數(shù)的加減運(yùn)算器364
21.2　時(shí)序邏輯電路366
21.2.1　時(shí)序邏輯電路描述規(guī)則367
21.2.2　時(shí)序邏輯電路的驗(yàn)證367
21.2.3　二進(jìn)制計(jì)數(shù)器369
21.2.4　JK觸發(fā)器370
21.2.5　Johnson計(jì)數(shù)器372
21.2.6　通用移位寄存器374
21.2.7　格雷計(jì)數(shù)器377
21.2.8　環(huán)形計(jì)數(shù)器379
21.2.9　門(mén)控時(shí)鐘的描述示例380
21.3　FSM383
21.3.1　概述383
21.3.2　Moore型FSM電路的建模384
21.3.3　Mealy型FSM電路的建模387
21.4　采用FSM電路的比特序列模式識(shí)別390
21.4.1　比特序列模式識(shí)別問(wèn)題390
21.4.2　Moore型FSM電路的建模391
21.4.3　Mealy型FSM電路的建模393
第22章　UVM概述395
22.1　什么是UVM395
22.2　驗(yàn)證技術(shù)的發(fā)展趨勢(shì)與UVM395
22.3　UVM的驗(yàn)證要素397
22.3.1　與事務(wù)和方案描述相關(guān)的UVM類(lèi)397
22.3.2　方法類(lèi)397
22.4　TLM398
22.5　UVM仿真399
22.5.1　仿真階段399
22.5.2　run_test()方法400
22.6　UVM驗(yàn)證組件的開(kāi)發(fā)400
22.7　top模塊401
第23章　編譯器預(yù)處理指令403
23.1　`include語(yǔ)句403
23.2　`define語(yǔ)句404
23.2.1　常量的定義404
23.2.2　具有前綴和后綴的名稱(chēng)創(chuàng)建405
23.3　字符串中的參數(shù)展開(kāi)406
23.4　`endif語(yǔ)句407
23.5　`_ _FILE_ _與`_ _LINE_ _的使用示例407
第24章　仿真執(zhí)行模型409
24.1　調(diào)度區(qū)域409
24.2　#0延時(shí)效應(yīng)411
參考文獻(xiàn)413