本書以嘉立創(chuàng)EDA（專業(yè)版）為設(shè)計平臺，以GD32E230核心板為硬件載體，介紹電路設(shè)計與制作的全過程。本書主要內(nèi)容包括嘉立創(chuàng)EDA介紹、GD32E230核心板介紹、GD32E230核心板原理圖及PCB設(shè)計、電路板制作、焊接與調(diào)試、程序下載與驗證、元件庫等。希望讀者在學(xué)習(xí)完本書后，能夠掌握電路設(shè)計與制作所需的基本技能，

本書面向射頻前端系統(tǒng)，采用基于硅通孔(TSV)的三維集成技術(shù)，研究小型化、可集成化無源元件等核心科學(xué)問題，介紹相關(guān)前沿領(lǐng)域和研究進(jìn)展，重點論述基于TSV的濾波器、分支線耦合器、功分器、變壓器等關(guān)鍵技術(shù)，可為關(guān)鍵前沿領(lǐng)域的戰(zhàn)略研究布局和技術(shù)融通創(chuàng)新提供基礎(chǔ)性、通用性的理論基礎(chǔ)，技術(shù)手段和知識儲備，為推進(jìn)三維集成技術(shù)在電子

作為現(xiàn)代信息化社會的基礎(chǔ)，集成電路在半個多世紀(jì)里得到迅猛發(fā)展。模/數(shù)轉(zhuǎn)換器（Analog-to-DigitalConverter，ADC）構(gòu)建了自然界模擬信號與可處理數(shù)字信號之間的橋梁，被譽(yù)為模擬電路皇冠上的明珠。ADC廣泛應(yīng)用于語音處理、醫(yī)療監(jiān)護(hù)、工業(yè)控制及寬帶通信等領(lǐng)域中，是現(xiàn)代電子設(shè)備必不可少的電路模塊。隨著移動

內(nèi)容簡介本書以Cadence公司發(fā)布的全新CadenceAllegro24.1電子設(shè)計工具為基礎(chǔ)，全面兼容CadenceAllegro23.1等常用版本。本書共14章，系統(tǒng)介紹CadenceAllegro全新的功能，以及利用電子設(shè)計工具進(jìn)行原理圖設(shè)計、原理圖庫設(shè)計、PCB庫設(shè)計、PCB流程化設(shè)計、DRC、實例設(shè)計的過程

本書系統(tǒng)介紹了高性能集成電路封裝有機(jī)基板材料的制備、結(jié)構(gòu)、性能及典型應(yīng)用，全書共分五章，第一章概述了集成電路封裝基板材料的基本理論，第二～五章分別聚焦氰酸酯樹脂、苯并嗪樹脂、環(huán)氧樹脂及雙馬來酰亞胺�踩�嗪樹脂四大體系，深入探討了這些材料的制備、表征、性能調(diào)控和復(fù)合改性，并通過大量實驗數(shù)據(jù)揭示了材料的構(gòu)效關(guān)系。本書總結(jié)了作

本書系統(tǒng)地介紹了形式化驗證的概念和原理，通過豐富的實例生動地展示了形式化驗證所需的TCL和SVA語言語法規(guī)則。書中以目前廣泛采用的RISC-V架構(gòu)為例，借助新思科技的VCFormal形式化驗證工具，全面展示了該工具中常用應(yīng)用的使用方法、常見問題及其解決方案，為讀者提供了從基礎(chǔ)知識到高級應(yīng)用的學(xué)習(xí)途徑，幫助廣大的IC工程

本書基于職業(yè)崗位能力要求，立足新時代“中國芯”發(fā)展的戰(zhàn)略需求，精心設(shè)計了6個項目，由淺入深、系統(tǒng)全面地介紹集成電路測試相關(guān)知識與技能。從集成電路搭建測試環(huán)境，到數(shù)字芯片和模擬芯片的典型參數(shù)測試，再到功能測試和綜合電路測試，全方位訓(xùn)練學(xué)生的集成電路測試綜合技能。在每個項目都引導(dǎo)學(xué)生傳承工匠精神，將個人理想與民族復(fù)興結(jié)合起

本書是根據(jù)微電子工藝實驗的基本教學(xué)要求編寫的，秉持“理論與實踐并重”的理念，在內(nèi)容安排上注重對學(xué)生實驗技能的培養(yǎng)。全書精心設(shè)計了12個實驗，包括1個工藝仿真基礎(chǔ)實驗、6個單步工藝實驗和5個成套工藝實驗。每個實驗均配有詳細(xì)的操作指導(dǎo)，還安排了啟發(fā)性思考題和拓展實驗內(nèi)容，便于開展分層教學(xué)，各�？筛鶕�(jù)自己的需求選做。本書可作

本書系統(tǒng)闡述硅后驗證和SoC調(diào)試中所面臨的關(guān)鍵挑戰(zhàn)、前沿技術(shù)與最新研究進(jìn)展，旨在顯著提升驗證效率并降低調(diào)試成本。本書匯集了硅后驗證和調(diào)試專家的研究成果：第1章概述SoC設(shè)計方法學(xué)，并強(qiáng)調(diào)硅后驗證和調(diào)試所面臨的挑戰(zhàn)；第2～6章描述設(shè)計調(diào)試架構(gòu)的有效技術(shù)，包括片上設(shè)備和信號選擇；第7～10章介紹生成測試和斷言的有效技術(shù)；第

本書為讀者提供了深入了解和掌握可制造性設(shè)計（DFM）和可靠性設(shè)計（DFR）所需的知識和技能。本書首先介紹了CMOSVLSI設(shè)計的趨勢，并簡要介紹了可制造性設(shè)計和可靠性設(shè)計的基本概念；其次介紹了半導(dǎo)體制造的各種工藝步驟，并探討了工藝與器件偏差以及分辨率增強(qiáng)技術(shù)；然后深入研究了半導(dǎo)體制造過程中的各種制造缺陷及其對電路的影響